अयं लेखः Semiconductor Industry Perspective (ID: ICVIEWS) द्वारा semiengineering इत्यस्मात् संकलितः अस्ति ।

यथा यथा समतलस्केलिंगस्य लाभाः न्यूनाः भवन्ति तथा तथा त्रिविमक्षेत्रे नूतनप्रौद्योगिकीषु च OEM स्पर्धा तीव्रताम् अवाप्नोति ।

त्रयः अत्याधुनिक-फाउण्ड्री-इण्टेल्, सैमसंग, टीएसएमसी-इत्यादीनां रोडमैपस्य केचन प्रमुखाः खण्डाः पूरयितुं आरब्धाः, चिप्-प्रौद्योगिक्याः भविष्यत्-पीढीनां कृते आक्रामक-वितरण-तिथिः योजयित्वा, महत्त्वपूर्णतया उन्नत-प्रदर्शनस्य, कस्टम-डिजाइनस्य द्रुततर-वितरणस्य च मञ्चं स्थापयति आधारं स्थापयति।

पूर्वं यदा केवलं एकः एव उद्योगमार्गचित्रः आसीत् यः अग्रिमप्रक्रिया-नोड्-मध्ये कथं गन्तव्यः इति निर्धारयति स्म, तदा अद्यत्वे त्रयः बृहत्तमाः फाउण्ड्री-संस्थाः अधिकाधिकं स्वमार्गं गढ़यन्ति ते सर्वे एकस्मिन् सामान्यदिशि गच्छन्ति, यत्र 3D ट्रांजिस्टरः पैकेजिंग् च, सक्षमीकरणस्य, स्केलिंग्-प्रौद्योगिकीनां च श्रेणी, बृहत्तरं, अधिकविविधं पारिस्थितिकीतन्त्रं च अस्ति परन्तु तेषां दृष्टिकोणे, वास्तुकलायां, तृतीयपक्षसमर्थने च केचन प्रमुखाः भेदाः उद्भवन्ति ।

त्रयोऽपि मार्गचित्रं दर्शयति यत् ट्रांजिस्टर-स्केलिंग् न्यूनातिन्यूनं १८/१६/१४ एङ्गस्ट्रॉम्-परिधिपर्यन्तं निरन्तरं भविष्यति, यत्र नैनोशीट्-क्रॉस्-चिप्-क्षेत्र-प्रभाव-ट्रांजिस्टर (FETs) तः केषुचित् पूरक-क्षेत्र-प्रभाव-ट्रांजिस्टर (CFET) -पर्यन्तं सम्भाव्यः परिवर्तनः भविष्यति भविष्ये बिन्दुः। मुख्यचालकाः कृत्रिमबुद्धिः/यन्त्रशिक्षणं तथा च दत्तांशस्य प्रसारः यस्य संसाधनस्य आवश्यकता वर्तते, यस्मिन् अधिकांशप्रसङ्गेषु उच्चतरं थ्रूपुटं प्राप्तुं तत्त्वानां सरणीनां संसाधनं भवति, प्रायः अतिशयस्य एकरूपतायाश्च उच्चस्तरेन सह,

अन्येषु सन्दर्भेषु एतेषु डिजाइनषु दशकशः शतशः वा चिप्स् भवितुं शक्नुवन्ति, केचन विशिष्टदत्तांशप्रकारस्य कृते अन्ये च अधिकसामान्यप्रक्रियायाः कृते । चिप्स् 2.5D विन्यासे उपधातुषु स्थापनं कर्तुं शक्यते, एषः उपायः आँकडा-केन्द्रेषु कर्षणं प्राप्तवान् यतः उच्च-बैण्डविड्थ-स्मृतेः (HBM) एकीकरणं सरलीकरोति तथा च चल-यन्त्रेषु अपि भूमिं प्राप्तवान् यत्र अन्येषु विषयेषु उदाहरणानि सन्ति चित्रसंवेदकाः, विद्युत् आपूर्तिः, अ-महत्त्वपूर्णकार्यस्य कृते अतिरिक्तं डिजिटलतर्कं च । त्रयः अपि फाउण्ड्रीः सम्पूर्णं 3D-ICs इत्यस्य कार्यं कुर्वन्ति । तथा च संकरविकल्पाः अपि उपलभ्यन्ते, यत्र तर्कः तर्कस्य उपरि स्तम्भितः भवति तथा च उपस्तरणे स्थापितः भवति, परन्तु तापादिभौतिकप्रभावानाम् न्यूनीकरणाय अन्येभ्यः कार्येभ्यः पृथक् भवति - एतत् विषमविन्यासः 3.5D तथा 5.5D इति नाम्ना प्रसिद्धः अस्ति

द्रुतं च सामूहिकं अनुकूलनं

एकः बृहत्तमः परिवर्तनः अस्ति यत् पूर्वापेक्षया शीघ्रं डोमेन-विशिष्टानि डिजाइनं विपण्यं प्रति आनयन्ति । एतत् लौकिकं ध्वनितुं शक्नोति, परन्तु अनेकेषां अत्याधुनिकचिप्सस्य कृते स्पर्धायाः आवश्यकता अस्ति तथा च चिप्सस्य डिजाइनं, निर्माणं, पैकेज्ड् च कथं भवति इति विषये मौलिकपरिवर्तनस्य आवश्यकता वर्तते अस्य दृष्टिकोणस्य कार्यं कर्तुं मानकानां, नवीनसंपर्कसमाधानानाम्, बहुविध-इञ्जिनीयरिङ्ग-विषयाणां च संयोजनस्य आवश्यकता भविष्यति येषां पूर्वं परस्परं सीमितं वा न वा अन्तरक्रिया आसीत्

कदाचित् "सामूहिकअनुकूलनम्" इति उच्यते, अस्मिन् सामान्यशक्तिः, कार्यक्षमता, क्षेत्र/व्ययः (PPA/C) च व्यापारः, तथैव द्रुतसङ्घटनविकल्पाः च समाविष्टाः सन्ति एषा विषमचिप् घटकानां प्रतिज्ञा अस्ति, स्केलिंग् दृष्ट्या च मूर्-नियमस्य अग्रिमचरणं चिह्नयति । सम्पूर्णं अर्धचालकपारिस्थितिकीतन्त्रं क्रमेण दशकाधिकं यावत् अस्य संक्रमणस्य आधारं स्थापयति ।

परन्तु विषमचिप्स्-अनिवार्यतया बहुविक्रेतृभ्यः फाउण्ड्रीभ्यः च कठोर-IP-इत्येतत्-एकत्र कार्यं करणं एकं अभियांत्रिकी-चुनौत्यं यत् आवश्यकं भयङ्करं च भवति प्रथमं सोपानं पूर्वानुमानीयं परिणामं प्राप्तुं चिप्स् एकत्र सुसंगतरीत्या संयोजयितुं भवति, अत्रैव च फाउण्ड्रीजः बहु परिश्रमं कुर्वन्ति, विशेषतः यूनिवर्सल चिप् इन्टरकनेक्ट् एक्स्प्रेस् (UCIe) तथा बण्डल् आफ् वायर (BoW) मानकेषु यद्यपि एतत् संयोजनं त्रयाणां कृते प्रमुखा आवश्यकता अस्ति तथापि एतत् असहमतिस्य मुख्यक्षेत्रेषु अन्यतमम् अपि अस्ति ।

यावत् 3D-IC पूर्णतया एकीकृतं न भवति तावत् Intel इत्यस्य फाउण्ड्री इत्यस्य वर्तमानं समाधानं यत् उद्योगस्य अन्तःस्थजनाः चिप् "सॉकेट्" इति कथयन्ति तस्य विकासः अस्ति । वाणिज्यिकविपण्यस्य कृते प्रत्येकस्य चिपस्य लक्षणं न कृत्वा, कम्पनी विनिर्देशान् अन्तरफलकान् च परिभाषयति येन चिप् विक्रेतारः तान् विनिर्देशान् पूरयितुं सीमितकार्यक्षमतायुक्तानि एतानि लघुचिप्स् विकसितुं शक्नुवन्ति एतेन वाणिज्यिकचिप्-विपण्ये एकः प्रमुखः बाधकः समाधानं भवति । दत्तांशवेगात् आरभ्य ताप-शब्द-प्रबन्धनपर्यन्तं सर्वं एकत्र कार्यं कर्तुं आवश्यकम् ।

इन्टेल् इत्यस्य दृष्टिकोणः स्वस्य एम्बेडेड् मल्टीचिप् इन्टरकनेक्ट् ब्रिज (EMIB) इत्यस्य उपरि बहुधा निर्भरः अस्ति, यत् प्रथमवारं २०१४ तमे वर्षे प्रवर्तयति स्म । “EMIB आधारस्य विषये वास्तविकं मस्तं वस्तु अस्ति यत् भवान् यावन्तः चिप्स् योजयितुं शक्नोति” इति इन्टेल् इत्यस्य प्रौद्योगिकीविकासस्य उपाध्यक्षा ललिता इम्मानेनी अवदत् “अस्माकं कृते IP इत्यस्य परिमाणस्य सीमा नास्ति यस्य उपयोगः क design, and it doesn't increase the size of the interposer , अतः इदं व्यय-प्रभावी तथा प्रक्रिया-अज्ञेयवादी अस्ति, यत् पारम्परिक-विधानसभा PDK इव अस्ति तथा च वयं तेभ्यः डिजाइन-नियमान्, सन्दर्भं दद्मः प्रवाहः, वयं च तान् वदामः यत् अनुमताः संरचनाः के सन्ति ते अस्माकं यत्किमपि उपसाधनं प्रददति यत् तत् सभायां आनेतुं शक्नुमः” इति ।

डिजाइनस्य आधारेण एकस्मिन् संकुलस्य अनेकाः EMIBs भवितुम् अर्हन्ति, येषां पूरकं ताप-अन्तरफलक-सामग्रीभिः (TIMs) भवति यत् संकुलस्य अन्तः फसितुं शक्यते इति तापं विसर्जयितुं शक्यते TIMs, सामान्यतया स्रोततः दूरं तापं चालयितुं विनिर्मिताः पैड्स्, यथा यथा संकुलस्य अन्तः गणनायाः परिमाणं वर्धते तथा च संकेतानां यात्रायाः आवश्यकतां दूरं लघु कर्तुं उपधातुः पतलाः भवन्ति तथा च अधिकं सामान्याः भवन्ति

परन्तु उपधातुः यथा यथा पतला भवति तथा तथा तापस्य अपव्ययने न्यूनतया प्रभावी भवति, यस्य परिणामेण तापप्रवणताः भवन्ति ये कार्यभारनिर्भराः भवन्ति अतः पूर्वानुमानं कर्तुं कठिनं भवति एतस्य तापस्य निष्कासनार्थं TIMs, अतिरिक्ततापनिक्षेपकाः, अथवा सूक्ष्मद्रवयुक्ताः इत्यादीनां अधिकविदेशीयशीतलनपद्धतीनां आवश्यकता भवितुम् अर्हति ।

TSMC तथा Samsung इत्येतयोः द्वयोः अपि सेतुः प्राप्यते । सैमसंग RDL (2.3D अथवा I-Cube ETM इति पद्धतिः) इत्यस्मिन् सेतुः एम्बेड् करोति तथा च सिलिकॉन् इत्यस्य आयुः त्वरितुं एतेषु सेतुषु उपतन्त्राणि संयोजयितुं तान् उपयुज्यते सॉकेट्-विधिषु अवलम्ब्य न अपितु ज्ञात-उत्तम-मॉड्यूल्-मध्ये किञ्चित् एकीकरण-कार्यं पूर्वमेव क्रियते ।

"द्वौ, चत्वारि वा अष्टौ CPU-इत्येतत् एकस्मिन् प्रणाल्यां संयोजनं किञ्चित् यत् अतीव परिपक्वाः ग्राहकाः कथं कर्तव्यम् इति जानन्ति" इति आर्म-सीईओ रेने हास् इत्यनेन हाले Samsung Foundry-इत्यस्मिन् कार्यक्रमे मुख्य-भाषणस्य समये उक्तम् "किन्तु यदि भवान् एकं SoC निर्मातुम् इच्छति यत् अस्ति १२८ संयोजनानि प्रतितंत्रिका संजाल CPU, स्मृतिसंरचना, NPU इत्यनेन सह अन्तरफलकं भवति interrupt controller, अन्येन चिप् इत्यनेन सह सम्बद्धः off-chip bus च, तर्हि एतदर्थं बहु कार्यं आवश्यकम् विगतसार्धवर्षे वयं बहुजनाः एतानि जटिलानि SoCs निर्माय अस्मात् अधिकं इच्छन्तः दृष्टवन्तः। " " .

सैमसंगः अपि विशिष्टविपण्यं लक्ष्यं कर्तुं लघुचिप् आपूर्तिकर्तानां गठबन्धनं कुर्वन् अस्ति । मूलसंकल्पना आसीत् यत् एकः कम्पनी I/O चिप्स् निर्मातुम्, अन्यः अन्तरसंयोजनं निर्मातुम्, तृतीयः च तर्कं निर्मातुम्, यदा सः उपायः सम्भवः सिद्धः भवति तदा अन्याः कम्पनयः ग्राहकानाम् अधिकविकल्पान् दातुं सम्मिलिताः भविष्यन्ति

TSMC इत्यनेन अनेकाः भिन्नाः उपायाः प्रयतिताः, यथा RDL तथा non-RDL bridgeging, fan-out, 2.5D Chip on Wafer Substrate (CoWoS), तथा System on Integrated Chips (SoIC), एकः 3D-IC अवधारणा यस्मिन् चिप्स् अत्यन्तं उपयोगं कुर्वन्ति लघु अन्तरसंयोजनरेखाः उपस्तरणस्य अन्तः संकुलिताः, स्तम्भिताः च भवन्ति । वस्तुतः TSMC प्रायः प्रत्येकस्य अनुप्रयोगस्य कृते प्रक्रियाडिजाइन किट् प्रदाति तथा च उन्नतपैकेजिंग् कृते विधानसभाडिजाइन किट् सक्रियरूपेण निर्माति अस्ति, यत्र तत्सहितं सन्दर्भडिजाइनं अपि अस्ति

आव्हानं अस्ति यत् एतेषु जटिलसङ्कुलेषु निवेशं कर्तुं इच्छन्तः फाउण्ड्रीग्राहकाः अधिकतया अत्यन्तं अनुकूलितसमाधानं इच्छन्ति। एतत् प्राप्तुं TSMC इत्यनेन 3Dblox इति नूतना भाषा प्रवर्तिता, या उपरि-अधः डिजाइन-पद्धतिः भौतिक-संयोजन-संरचनानां मिश्रणं करोति, येन द्वयोः मध्ये प्रतिपादनानि प्रयोक्तुं शक्यन्ते एषः सैण्डबॉक्स-पद्धतिः ग्राहकानाम् अस्य पैकेजिंग्-विधिषु कस्यापि - InFO, CoWoS, SoIC च - लाभं ग्रहीतुं शक्नोति । TSMC इत्यस्य व्यापारप्रतिरूपस्य कृते अपि इदं महत्त्वपूर्णम् अस्ति, यतः त्रयाणां मध्ये एषा एव एकमात्रं शुद्ध-क्रीडा-फाउण्ड्री अस्ति -- यद्यपि इन्टेल्-सैमसंग-इत्येतयोः द्वयोः अपि अन्तिमेषु मासेषु फाउण्ड्री-व्यापारात् दूरं कृतम् अस्ति

TSMC इत्यस्य उन्नतप्रौद्योगिक्याः मास्क-इञ्जिनीयरिङ्गस्य च उपाध्यक्षः जिम चाङ्गः २०२३ तमे वर्षे प्रथमवारं यदा 3Dblox प्रारम्भं करोति तदा प्रदर्शनस्य समये अवदत् यत्, "वयं मॉड्यूलरता-अवधारणया आरब्धाः "वयं सम्पूर्णं 3D-IC-स्टैक् निर्मातुं एतस्य भाषा-वाक्यविन्यासस्य प्लस् assertions इत्यस्य उपयोगं कर्तुं शक्नुमः।"

चाङ्गः अवदत् यत् अस्य कारणं भौतिक-संयोजन-निर्माण-उपकरणयोः मध्ये स्थिरतायाः अभावः अस्ति । परन्तु सः अपि अवदत् यत् एकदा दृष्टिकोणः विकसितः जातः चेत्, भिन्न-भिन्न-डिजाइन-मध्ये चिप्-पुनः उपयोगः अपि सम्भवः भविष्यति यतोहि अधिकांशः विशेषताः पूर्वमेव सुनिर्दिष्टाः सन्ति, डिजाइनाः च मॉड्यूलर-रूपेण सन्ति

चित्रम् १: TSMC इत्यस्य 3Dblox दृष्टिकोणः ।स्रोतः - टी.एस.एम.सी

तदनन्तरं सैमसंग इत्यनेन २०२३ तमस्य वर्षस्य डिसेम्बर्-मासे स्वकीया प्रणालीविवरणभाषा 3DCODE इति प्रारब्धम् । Samsung तथा TSMC इत्येतयोः द्वयोः अपि स्वभाषाः मानकाः इति दावान् कुर्वन्ति, परन्तु ते नूतनानां फाउण्ड्री नियमानाम् मञ्चानां सदृशाः अधिकाः सन्ति यतोहि भाषाणां उपयोगः स्वस्य पारिस्थितिकीतन्त्रात् बहिः भवितुं असम्भाव्यम् अस्ति Intel इत्यस्य 2.5D-पद्धत्या नूतनभाषायाः आवश्यकता नास्ति यतोहि नियमाः सॉकेट्-विनिर्देशेन निर्दिश्यन्ते, तथा च एतत् विपणनार्थं द्रुततरसमयस्य व्ययेन किञ्चित् अनुकूलनं कर्तुं शक्नोति तथा च चिप्-विकासकानाम् कृते सरलतर-पद्धतिं च अनुमन्यते

चिप चैलेंज

चिप्स् इत्यस्य स्पष्टाः लाभाः सन्ति । तेषां डिजाइनं स्वतन्त्रतया कस्मिन् अपि युक्तियुक्ते प्रक्रियानोड् मध्ये कर्तुं शक्यते, यत् एनालॉग् क्षमतायाः कृते विशेषतया महत्त्वपूर्णम् अस्ति । परन्तु कथं खण्डान् एकत्र स्थापयित्वा पूर्वानुमानीयं परिणामं उत्पादयितुं शक्यते इति प्रमुखं आव्हानं जातम्। लेगो-सदृशस्य वास्तुकलानां कृते DARPA इत्यस्य मूलप्रस्तावः प्रारम्भे कल्पितस्य अपेक्षया बहु जटिलः अभवत्, तस्य सम्भवनार्थं व्यापकपारिस्थितिकीतन्त्रात् बहु निरन्तरं प्रयत्नस्य आवश्यकता आसीत्

चिप्सेट्-समूहस्य सटीकं समन्वयनस्य आवश्यकता वर्तते येन महत्त्वपूर्णदत्तांशः विलम्बं विना संसाधितुं, संग्रहीतुं, पुनः प्राप्तुं च शक्यते । अन्यथा, यत्र एकः गणना विलम्बिता वा अन्यगणनाभिः सह समन्वयात् बहिः वा भवति, तत्र समयस्य विषयाः उत्पद्यन्ते, यस्य परिणामेण विलम्बः सम्भाव्यः गतिरोधः च भवति मिशन अथवा सुरक्षा-महत्त्वपूर्ण-अनुप्रयोगेषु द्वितीयस्य नष्टस्य गम्भीराः परिणामाः भवितुम् अर्हन्ति ।

डिजाइनप्रक्रियायाः सरलीकरणं अत्यन्तं जटिलः प्रयासः अस्ति, विशेषतः डोमेन-विशिष्ट-डिजाइनस्य कृते, यतः एकीकृत-मानकाः नास्ति । एतेषां त्रयाणां फाउण्ड्रीनां लक्ष्यं उच्चप्रदर्शनयुक्तानां, न्यूनशक्तियुक्तानां चिप्स-विकासानां कम्पनीनां कृते अधिकविकल्पान् प्रदातुं वर्तते । अनुमानं भवति यत् सर्वेषां अग्रणी-निर्माणानां प्रायः ३०% तः ३५% यावत् वर्तमानकाले गूगल, मेटा, माइक्रोसॉफ्ट, टेस्ला इत्यादीनां बृहत्-प्रणाली-कम्पनीनां उत्तरदायी अस्ति अग्रणी-चिप्-पैकेज-डिजाइनस्य अर्थशास्त्रे महत्त्वपूर्णः परिवर्तनः अभवत्, तथा च पीपीए /C सूत्रं तथा The trade-offs इत्येतयोः अपि महत्त्वपूर्णः परिवर्तनः अभवत् ।

एतेषां प्रणालीकम्पनीनां कृते विकसिताः चिप्स् व्यावसायिकरूपेण न विक्रीयन्ते । अतः यदि ते प्रतिवाट् अधिकं प्रदर्शनं प्राप्तुं शक्नुवन्ति तर्हि डिजाइनस्य निर्माणस्य च व्ययस्य प्रतिपूर्तिः न्यूनशीतलनशक्त्या अधिकतया च उपयोगेन कर्तुं शक्यते - तथा च सम्भाव्यतया न्यूनानि सर्वराणि। चलयन्त्रेषु वाणिज्यिकसर्वरेषु च विक्रीयमाणानां चिप्सस्य कृते तस्य विपरीतम् एव भवति, यत्र उच्चमात्रायां उत्पादनस्य उपरि उच्चविकासव्ययस्य परिशोधनं कर्तुं शक्यते उन्नतपैकेजिंग् इत्यस्मिन् कस्टम् डिजाइनस्य उभयोः आर्थिकलाभाः सन्ति, परन्तु अत्यन्तं भिन्नकारणानां कारणात् ।

जूम आउट्, जूम इन, आउट् च

अनुमानं भवति यत् एतेषु जटिलचिप्लेट्-प्रणालीषु बहुविधाः प्रोसेसरः भविष्यन्ति, केचन अत्यन्तं विशेषाः अन्ये च अधिकसामान्य-उद्देश्ययुक्ताः सीमितशक्तिबजटस्य कारणात् एतेषु न्यूनातिन्यूनं केचन अत्याधुनिकप्रक्रियानोड्स् इत्यत्र विकसिताः भविष्यन्ति । उन्नत-नोड्-इत्येतत् अद्यापि अधिकं ऊर्जा-दक्षतां प्रददति, येन अधिकानि ट्रांजिस्टर-इत्येतत् उत्तम-प्रदर्शनार्थं एकस्मिन् क्षेत्रे पैक् कर्तुं शक्यते । एतत् AI/ML अनुप्रयोगानाम् कृते महत्त्वपूर्णं यतः अधिकानि आँकडानि शीघ्रं संसाधितुं अत्यन्तं समानान्तरविन्यासे अधिकगुणीकरण/सञ्चयक्रियाणां आवश्यकता भवति । लघुतराः ट्रांजिस्टराः अधिका ऊर्जादक्षतां प्रदास्यन्ति, येन सिलिकॉन् प्रति वर्गमिलिमीटर् अधिकं प्रसंस्करणं भवति, परन्तु लीकेजं निवारयितुं गेटसंरचनायाः परिवर्तनस्य आवश्यकता भवति, अतः एव फोर्कशीट् FETs, CFETs च आगच्छन्ति

संक्षेपेण, प्रक्रियानेतृत्वस्य अद्यापि मूल्यं वर्तते। अत्याधुनिकप्रक्रियाभिः सह प्रथमं विपण्यं भवितुं व्यापाराय उत्तमम्, परन्तु एतत् केवलं बृहत्तरस्य प्रहेलिकाखण्डस्य एकः एव । त्रयः अपि फाउण्ड्री-संस्थाः एङ्गस्ट्रॉम्-स्तरस्य प्रक्रियां प्रति गन्तुं योजनां घोषितवन्तः । अस्मिन् वर्षे १८ए प्रक्रियां, कतिपयवर्षेभ्यः अनन्तरं १४ए प्रक्रियां च प्रारम्भं कर्तुं इन्टेल् इत्यस्य योजना अस्ति ।

चित्रम् २: Intel इत्यस्य प्रक्रियामार्गचित्रम् ।स्रोतः : इन्टेल फाउंड्री

इदानीं TSMC २०२७ तमे वर्षे A16 इत्येतत् योजयिष्यति (अधः चित्रं ३ पश्यन्तु) ।

चित्रम् ३: एङ्गस्ट्रॉम् युगे प्रवेशं कुर्वन् TSMC इत्यस्य स्केलिंग् रोडमैप् ।स्रोतः - टी.एस.एम.सी

सैमसंग २०२७ तमस्य वर्षस्य समीपे स्वस्य SF1.4 इत्यनेन सह रिजोल्यूशनं १४ एङ्गस्ट्रॉम् इत्यस्मै बम्प अप करिष्यति, यत् १८/१६ एङ्ग्स्ट्रॉम् इत्येतम् अपि लङ्घयति इति भाति । (चित्रं ४ पश्यन्तु) २.

चित्रम् ४: Samsung इत्यस्य प्रक्रियाविस्तारमार्गचित्रम् ।स्रोतः - सैमसंग फाउंड्री

प्रक्रियानोड् दृष्ट्या त्रयः अपि फाउण्ड्री एकस्मिन् एव मार्गे सन्ति । परन्तु प्रगतिः केवलं प्रक्रियानोड्-विषये एव नास्ति । डोमेन-विशिष्ट-विलम्बतायां प्रति-वाट्-प्रदर्शने च वर्धमानं ध्यानं भवति, अत्रैव च तर्क-स्टैकिंग् सच्चिदानन्द-3D-IC-विन्यासे लाभं लभते, चिप्स्-समूहं सबस्ट्रेट्-सहितं परस्परं च संयोजयितुं संकर-बन्धनानां उपयोगेन समतलचिप् इत्यस्मिन् तारद्वारा इलेक्ट्रॉनानां गमनम् अद्यापि द्रुततमं भवति (चिपस्य एकस्मात् अन्तात् अन्यतमं यावत् संकेतानां गन्तुं न प्रयोजनम् इति कल्पयित्वा), परन्तु अन्येषां ट्रांजिस्टरानाम् उपरि ट्रांजिस्टरानाम् स्तम्भनं उपअनुकूलं भवति, तथा च केषुचित् सन्दर्भेषु समतलात् अपि उत्तमम् अस्ति SoCs उत्तमं यतः केचन ऊर्ध्वाधरसंकेतमार्गाः लघुतराः भवितुम् अर्हन्ति ।

अद्यतनप्रस्तुतौ सैमसंग फाउंड्री इत्यस्य फाउण्ड्रीव्यापारविकासस्य उपाध्यक्षः ताजूङ्ग सोङ्गः एकं रोडमैपं प्रस्तुतवान् यस्मिन् लॉजिक ओवरले प्रौद्योगिकी दृश्यते यत् 2nm (SF2) चिप्स् 4nm (SF4X) चिप्स् इत्यनेन सह संयोजयितुं सबस्ट्रेट् इत्यत्र माउण्ट् भवति, उभयम् अपि माउण्ट् कृतम् अस्ति अन्यस्मिन् उपधातुः उपरि । इदं मूलतः 2.5D संकुलस्य 3D-IC अस्ति, यत् पूर्वं उक्तं 3.5D अथवा 5.5D अवधारणा अस्ति । सोङ्गः अवदत् यत् फाउण्ड्री २०२७ तमे वर्षे SF2P इत्यत्र SF1.4 इत्यस्य स्तम्भनं आरभेत। अस्मिन् उपाये यत् विशेषतया आकर्षकं तत् तापस्य अपव्ययस्य सम्भावना । अन्येभ्यः कार्येभ्यः तर्कं पृथक् कृत्वा उपधातुद्वारा अथवा पञ्चसु उजागरितपक्षेषु कस्यापि माध्यमेन स्तम्भितचिप्सतः तापं निष्कासयितुं शक्यते ।

चित्रम् ५: AI कृते Samsung इत्यस्य 3D-IC आर्किटेक्चर ।स्रोतः - सैमसंग

इतरथा इन्टेल् स्वस्य Foveros Direct 3D इत्यस्य लाभं गृहीत्वा तर्कस्य उपरि तर्कस्य स्तम्भं करिष्यति, सम्मुखे सम्मुखे च । इन्टेल् इत्यस्य नवीनतमस्य श्वेतपत्रस्य अनुसारं एषः उपायः भिन्न-भिन्न-फाउण्ड्री-संस्थायाः चिप्स् अथवा वेफर-इत्येतत् अन्तराल-माध्यमेन ताम्रेन निर्धारित-बैण्डविड्थ्-सहितं सम्बद्धं कर्तुं शक्नोति पत्रे उक्तं यत् प्रथमपीढी ९μm ताम्रान्तरस्य उपयोगं करिष्यति, द्वितीयपीढी ३μm अन्तरालस्य उपयोगं करिष्यति ।

चित्रम् ६: Intel इत्यस्य Foveros Direct 3D इति ।स्रोतः : इन्टेल्

"वास्तविकाः 3D-ICs Foveros इत्यनेन सह आगच्छन्ति ततः च हाइब्रिड् कील् इत्यनेन सह अपि आगच्छन्ति" इति इन्टेल् इत्यस्य इम्मानेनी अवदत् । “भवन्तः पारम्परिकं डिजाइनमार्गं गत्वा सर्वं एकत्र स्थापयित्वा ततः प्रमाणीकृत्य ज्ञातुं न शक्नुवन्ति यत् 'उफ्, मम समस्या अस्ति।' भवन्तः तत् इतः परं कर्तुं न शक्नुवन्ति यतोहि भवन्तः स्वसमयं प्रभावितं कर्तुं गच्छन्ति market अतः भवान् वास्तवमेव एकं सैण्डबॉक्सं प्रदातुम् इच्छति यत् अहं अस्मिन् विस्तृते डिजाइन वातावरणे प्रवेशं करोमि, अहं मम यांत्रिक/विद्युत्/तापीयविश्लेषणं चालयितुम् इच्छामि येन अहं शक्नोमि 3D-IC इत्यस्य भारः निष्पादनस्य अपेक्षया कोडडिजाइनस्य उपरि अधिकं भवति” इति ।

फोवेरोस् सक्रियतर्कचिप्स् अन्यस्य सक्रियस्य अथवा निष्क्रियचिपस्य उपरि स्तम्भयितुं अनुमतिं ददाति, आधारचिपस्य उपयोगेन संकुलस्य सर्वाणि चिप्स् ३६-माइक्रोन-पिच् इत्यनेन सह संयोजयितुं शक्नोति उन्नत-सॉर्टिङ्ग्-प्रौद्योगिक्याः लाभं गृहीत्वा इन्टेल् इत्यस्य दावानुसारं ९९% ज्ञात-उत्तमचिप्स-९७% पोस्ट-एसेम्बली-परीक्षण-उत्पादस्य गारण्टीं दातुं शक्नोति ।

इदानीं TSMC इत्यस्य CoWoS इत्यस्य उपयोगः NVIDIA तथा AMD इत्यनेन स्वस्य AI चिप्स् इत्यस्य उन्नतपैकेजिंग् कृते कृतः अस्ति । CoWoS मूलतः 2.5D दृष्टिकोणः अस्ति यत् सिलिकॉन् मार्गद्वारा SoC तथा HBM स्मृतिं संयोजयितुं इंटरपोजरस्य उपयोगं करोति । SoIC इत्यस्य कृते कम्पनीयाः योजनाः ततोऽपि महत्त्वाकांक्षिणः सन्ति, यत्र उत्पादनपङ्क्तौ अग्रभागे 3D-IC इत्यस्मिन् तर्कस्मृतिं संवेदकादिभिः अन्यैः तत्त्वैः सह पैकेज्ड् भवति एतेन बहुस्तरीयानाम्, आकारानां, विशेषतानां च संयोजनसमयः महत्त्वपूर्णतया न्यूनीकर्तुं शक्यते । TSMC इत्यस्य दावानुसारं तस्य बन्धनयोजना अन्येषां 3D-IC पद्धतीनां अपेक्षया द्रुततरं लघुतरं च संयोजनं सक्षमं करोति । एकस्मिन् प्रतिवेदने दावितं यत् एप्पल् आगामिवर्षात् आरभ्य TSMC इत्यस्य SoIC प्रौद्योगिक्याः उपयोगं करिष्यति, एएमडी तु अस्य पद्धतेः उपयोगं विस्तारयिष्यति ।

अन्ये नवीनताः

स्थापिताः प्रक्रियाः, पैकेजिंग्-प्रौद्योगिकीः च प्रतिस्पर्धात्मकविकल्पानां विस्तृतपरिधिं प्रति द्वारं उद्घाटयन्ति । पूर्वं यत्र बृहत् चिप्निर्मातारः, उपकरणविक्रेतारः, ईडीए-कम्पनयः च चिप्-मार्गचित्रं परिभाषितवन्तः, तस्य विपरीतम्, लघुचिप्स्-जगत् अन्त्यग्राहकानाम् एतान् निर्णयान् कर्तुं साधनानि प्रदाति एतत् बहुधा एकस्मिन् संकुलमध्ये स्थापयितुं शक्यमाणानां विशेषतानां संख्यायाः विरुद्धं SoC मास्कस्य बाधायाः अन्तः स्थापयितुं शक्यमाणानां विशेषतानां संख्यायाः भेदस्य कारणम् अस्ति आवश्यकतानुसारं संकुलं क्षैतिजरूपेण वा लम्बरूपेण वा स्केल कर्तुं शक्यते, केषुचित् सन्दर्भेषु ते ऊर्ध्वाधरतलनियोजनद्वारा कार्यप्रदर्शने सुधारं कर्तुं शक्नुवन्ति ।

परन्तु मेघे धारे च विशालान् अवसरान् दृष्ट्वा, विशेषतः यथा यथा कृत्रिमबुद्धिः अधिका प्रचलति, तथैव त्रयः प्रमुखाः फाउण्ड्रीः तेषां पारिस्थितिकीतन्त्राणि च नूतनानां क्षमतानां, विशेषतानां च विकासाय दौडं कुर्वन्ति केषुचित् सन्दर्भेषु एतदर्थं तेषां पूर्वमेव विद्यमानानाम् संसाधनानाम् उपयोगः आवश्यकः भवति । अन्येषु सन्दर्भेषु तस्य कृते सर्वथा नूतनप्रौद्योगिक्याः आवश्यकता भवति ।

उदाहरणार्थं Samsung इत्यनेन कस्टम् HBM इत्यस्य योजनानां विवरणं आरब्धम् यस्मिन् अधः विन्यासयोग्यतर्कस्तरेन सह 3D DRAM स्टैक् अन्तर्भवति । एतत् द्वितीयवारं एतत् उपायं प्रयुक्तम् अस्ति । २०११ तमे वर्षे सैमसंग-माइक्रोन्-इत्यनेन संयुक्तरूपेण संकर-स्मृति-घनानि विकसितानि ये तर्क-स्तरस्य उपरि DRAM-स्टैक्-संकुलं कृतवन्तः । जेडेक् इत्यनेन एच् बी एम इत्यस्य मानकं कृत्वा एच् बी एम इत्यनेन युद्धे विजयः प्राप्तः, एच् एम सी मूलतः अन्तर्धानं जातम् । परन्तु एच् एम सी-पद्धत्या किमपि दोषः नास्ति, केवलं गलत् समयः एव ।

Samsung इत्यस्य योजना अस्ति यत् नूतने रूपकारके विकल्परूपेण अनुकूलितं HBM प्रदातुं शक्नोति। स्मृतिः एकः प्रमुखः कारकः अस्ति यः कार्यक्षमतां निर्धारयति, तथा च अधिकशीघ्रं स्मृतौ, संसाधकं च दत्तांशं पठितुं, लिखितुं, स्थानान्तरयितुं च क्षमता कार्यक्षमतायाः, शक्ति-उपभोगस्य च महत्त्वपूर्णं प्रभावं कर्तुं शक्नोति यदि स्मृतिः विशिष्टकार्यभारस्य अथवा दत्तांशप्रकारस्य कृते समुचितरूपेण आकारः भवति, तथा च यदि स्मृतिमॉड्यूलस्य अन्तः किञ्चित् संसाधनं कर्तुं शक्यते अतः न्यूनदत्तांशस्य स्थानान्तरणस्य आवश्यकता भवति तर्हि एतेषु सङ्ख्यासु महत्त्वपूर्णं सुधारः कर्तुं शक्यते

चित्रम् ७ : सैमसंग-मार्गचित्रं नवीनता च । स्रोतः अर्धचालक अभियांत्रिकी/MemCon 2024

इदानीं च इन्टेल् सघनरूपेण पैक्ड् ट्रांजिस्टरं शक्तिं दातुं उत्तममार्गे कार्यं कुर्वन् अस्ति, यत् ट्रांजिस्टरस्य घनत्वं धातुस्तरस्य संख्या च वर्धमानेन एषा समस्या प्रचलति पूर्वं चिप्-उपरितः शक्तिः अधः प्रेषिता आसीत्, परन्तु अत्यन्तं उन्नत-नोड्-मध्ये समस्याद्वयं उत्पद्यते । एकं तु प्रत्येकं ट्रांजिस्टरं प्रति पर्याप्तशक्तिं वास्तवतः प्रदातुं आव्हानम् । द्वितीयः कोलाहलः, यः विद्युत्प्रदायात्, उपधातुतः, विद्युत्चुम्बकीयव्यत्ययात् वा आगन्तुं शक्नोति । सम्यक् परिरक्षणं विना-यत् प्रत्येकस्मिन् नूतने नोड्-मध्ये यथा यथा ढांकता-विद्युत्-ताराः पतले भवन्ति तथा तथा अधिकाधिकं कठिनं भवति-शब्दः संकेत-अखण्डतां प्रभावितं कर्तुं शक्नोति

चिप् इत्यस्य पृष्ठभागद्वारा शक्तिं दत्त्वा एतादृशाः समस्याः न्यूनीकरोति, रेखायाः जामः न्यूनीकरोति च । परन्तु अन्यान् आव्हानान् अपि आनयति, यथा कृशतर-उपस्तरयोः छिद्राणि कथं खनितव्यानि, संरचनायाः क्षतिं विना । इन्टेल् इत्यनेन एतान् विषयान् सम्बोधितं इति दृश्यते, अस्मिन् वर्षे च स्वस्य PowerVia back-side power supply solution इत्यस्य प्रारम्भस्य योजना अस्ति ।

टीएसएमसी इत्यनेन उक्तं यत् २०२६/२०२७ तमे वर्षे ए१६ पृष्ठभागे विद्युत् आपूर्तिं कार्यान्वितुं योजना अस्ति। सैमसंगस्य समयरेखा मोटेन समाना अस्ति तथा च SF2Z 2nm प्रक्रियायां पृष्ठभागस्य शक्तिकरणं सक्षमं करिष्यति ।

इन्टेल् इत्यनेन काच-उपस्तरस्य योजना अपि घोषिता, ये सीएमओएस-अपेक्षया उत्तमं समतलतां, न्यूनदोष-दरं च प्रदास्यन्ति । एतत् विशेषतया उन्नतग्रन्थिषु महत्त्वपूर्णं भवति, यत्र नैनोस्केल-गर्ताः अपि समस्यां जनयितुं शक्नुवन्ति । यथा पृष्ठस्य शक्तिकरणस्य विषये, प्रसंस्करणस्य विषयाः प्रचुराः सन्ति । लाभः अस्ति यत् काचस्य तापविस्तारस्य गुणांकः सिलिकॉन् इत्यस्य समानः भवति अतः सः चिप्स् इत्यादीनां सिलिकॉन् घटकानां विस्तारस्य संकोचनस्य च सह सङ्गतः भवति वर्षाणां उपेक्षायाः अनन्तरं काचः सहसा अतीव आकर्षकः अभवत् । वस्तुतः TSMC तथा Samsung इत्येतयोः द्वयोः अपि काचस्य उपधातुषु कार्यं भवति, सम्पूर्णः उद्योगः च काचेन सह डिजाइनं कर्तुं, तत् न भङ्गयित्वा सम्पादयितुं, तस्य निरीक्षणं च आरब्धवान् अस्ति

तस्मिन् एव काले टीएसएमसी पारिस्थितिकीतन्त्रस्य निर्माणाय, स्वस्य प्रक्रियाउत्पादानाम् विस्ताराय च महत् महत्त्वं ददाति । अनेकाः उद्योगस्य अन्तःस्थजनाः वदन्ति यत् TSMC इत्यस्य वास्तविकः लाभः प्रायः कस्यापि प्रक्रियायाः वा संकुलस्य वा प्रक्रियाविकासकिट्-प्रदानस्य क्षमता अस्ति । निक्केइ इत्यस्य मते विश्वस्य उन्नततमानां चिप्स् इत्यस्य प्रायः ९०% भागः अस्मिन् फाउण्ड्री-संस्थायाः उत्पादनं भवति । अत्र अत्यन्तं उन्नतः पैकेजिंग् अनुभवः अपि अस्ति तथा च कस्यापि फाउण्ड्री इत्यस्य बृहत्तमः व्यापकतमः च पारिस्थितिकीतन्त्रः अस्ति, यत् महत्त्वपूर्णम् अस्ति ।

एषा पारिस्थितिकीतन्त्रं महत्त्वपूर्णम् अस्ति । चिप्-उद्योगः अतीव जटिलः विविधः च अस्ति, एतत् सर्वं कर्तुं कोऽपि कम्पनी न शक्नोति । अग्रे गच्छन् प्रश्नः अस्ति यत् एतानि पारिस्थितिकीतन्त्राणि कियत् पूर्णानि भविष्यन्ति, विशेषतः यदि प्रक्रियाणां संख्या निरन्तरं वर्धते। यथा, ईडीए विक्रेतारः अत्यावश्यकाः सक्षमीकरणकर्तारः सन्ति तथा च डिजाइनदलानां सफलतायै कस्यापि प्रक्रियायाः वा पैकेजिंग्-पद्धतेः कृते स्वचालनस्य आवश्यकता वर्तते । परन्तु यावन्तः प्रक्रियाः पैकेजिंग् विकल्पाः च सन्ति, तथैव ईडीए विक्रेतृभ्यः प्रत्येकं वृद्धिशीलपरिवर्तनं वा सुधारं वा समर्थयितुं कठिनं भवति, घोषणायाः वितरणस्य च मध्ये विलम्बसमयः अधिकः भवितुम् अर्हति

उपसंहारे

अद्यतन-आपूर्ति-शृङ्खला-विफलतायाः भू-राजनीतेः च अमेरिका-युरोप-देशयोः विश्वासः अभवत् यत् तेषां कृते विनिर्माणं स्वदेशं प्रति आनयितुं "मैत्रीपूर्णं प्रवासं" च आवश्यकम् इति । अर्धचालकफैब्स्, उपकरणानि, उपकरणानि, अनुसन्धानं च इत्यत्र निवेशः अपूर्वः अस्ति । एतस्य प्रभावः प्रमुखत्रयेषु फाउण्ड्रीषु द्रष्टव्यः अस्ति, परन्तु एतत् निश्चितरूपेण सह-पैकेजड्-ऑप्टिक्स्, नूतनानां सामग्रीनां समूहः, क्रायोजेनिक-कम्प्यूटिङ्ग् इत्यादीनां नूतनानां प्रौद्योगिकीनां कृते किञ्चित् प्रेरणाम् अयच्छति

एतेषां सर्वेषां परिवर्तनानां प्रभावः विपण्यभागे अधिकाधिकं कठिनः भवति । न पुनः कः फाउण्ड्री लघुतमप्रक्रिया नोड् इत्यत्र चिप्स् उत्पादयति, अथवा कति चिप्स् निर्यातयन्ति इति अपि । उन्नतसङ्कुलस्य दशकशः चिप्लेट्स् भवितुं शक्नुवन्ति । वास्तविकं कुञ्जी ग्राहकानाम् कृते महत्त्वपूर्णसमाधानं शीघ्रं कुशलतया च प्रदातुं समर्थः भवति। केषुचित् सन्दर्भेषु चालनकारकं प्रतिवाट् प्रदर्शनं भवति, अन्येषु सन्दर्भेषु परिणामस्य समयः भवितुम् अर्हति, यत्र विद्युत्-उपभोगः गौणविचारः भवति अन्येषु सति एतत् स्यात् यत् एकः एव प्रमुखः फाउण्ड्री पर्याप्तसङ्ख्यां विशेषतासंयोजनं दातुं शक्नोति । परन्तु स्पष्टं यत् फाउण्ड्री स्पर्धा पूर्वस्मात् अपेक्षया बहु जटिला अस्ति, अपि च सा अधिका जटिला भवति । अस्मिन् अत्यन्तं जटिले जगति सरलाः तुलनात्मकाः मेट्रिकाः न प्रवर्तन्ते ।

*अस्वीकरणम् : अयं लेखः मूललेखकेन निर्मितः । लेखस्य विषयवस्तु तस्य व्यक्तिगतं मतम् अस्ति अस्माकं पुनर्मुद्रणं केवलं साझाकरणाय चर्चायाः च कृते अस्ति यदि भवतः किमपि आक्षेपः अस्ति तर्हि कृपया पृष्ठभागस्य सम्पर्कं कुर्वन्तु।