Articulus hic de semiengineering per semiconductor Industry compilatus (ID: ICVIEWS)

Ut commoda scalae planae minuunt, OEM competition in campo trium dimensivarum novarumque technologiarum exaggerat.

Tres foramina incisurae-intel, Samsung et TSMC- in nonnullis clausulis clavium suarum viarum complere inceperunt, additis incrementis dies partus in futuris generationibus technologiae chippis, et ponunt scaenam ad signanter auctam perficiendam et velociorem traditionem consuetudinum fundat.

Dissimilis in praeteritum, cum una tantum industriae viae cinematographicae quae in proximo processu nodi movendae constituta est, hodie tres maximae inventae suas semitas magis magisque cudunt. Omnes moventes sunt in eandem partem generalem, cum 3D transistoribus et pactionibus, amplis technologias elaborandi et scandendi, et oecosystematis maius et magis diversum. Sed nonnullae differentiae principales emergunt in accessu, architectura et tertia pars subsidii.

Roadmapes ex omnibus tribus ostendunt transistorem scandentem saltem in 18/16/14 angstrom pergere, cum possibili mutatione e nanosheet et transversis-sionis effectus transistores (FETs) ad transistores (CFETs) ad aliquem effectum campum complementarium. designandum in futurum. Claves rectores sunt intellegentiae artificialis/machinae addiscendi et multiplicatio notitiarum quae ad discursum opus est, quae in pluribus vestigiis elementorum processus involvunt, saepe cum altos gradus redundantiae et homogeneitatis, ad altiora pervestiganda consequenda.

In aliis casibus, haec consilia continere possunt justos vel centenas chippis, alia pro speciebus speciebus notatis, alii pro processui communiores. Astulae substratae in schemate 2.5D collocari possunt, accessus qui tractus in notitia centra obtinuit, quia integrationem altae longitudinis memoriae (HBM) simpliciorem reddit et etiam in mobilibus machinis ubi, inter alia, terram adeptus est. Exempla imaginum sensoriorum, copiarum, instrumentorum, et additorum logicorum digitalium pro functionibus non criticis. Omnes tres fundationes in perfectis 3D-ICs laborant. Atque etiam bene in promptu erunt hybridae, ubi logica in summitate logicae reclinatur et subiecta subiecta est, sed ab aliis functionibus separatus ad minuendos corporis impetus ut calor - haec heterogenea conformatio 3.5D et 5.5D cognoscitur.

Jejunium ac massa Aliquam

Una maximarum mutationum ad mercaturam consiliorum specialium dominiorum citius quam antehac portat. Hoc mundanum sonare potest, sed pro multis astularum aciebus certandi necessitas est et fundamentales mutationes requirit quomodo xxxiii designantur, fabricati et fasciculi. Hic accessus ad operandum, coniunctio signa requiret, solutiones connectivity innovative et multiplices disciplinas machinativas quae in praeterito tempore inter se commercium nullum vel limitatum habuerunt.

Interdum ut "massa customization" comprehendit solitam potestatem, effectum, et negotiationem (PPA/C) negotiationum, necnon optiones conventus celeritatis. Haec est promissio heterogeneorum chiparum partium, et ex prospectu scalis proximum tempus Legis Moore notat. Tota semiconductor ecosystematis paulatim fundamenta huic transitus plus quam decennium fundavit.

Facere autem astulas heterogeneas - IP a pluribus venditoribus et fundamentis per se obduratum - simul est provocatio machinalis quae et necessaria est et contremuit. Primus gradus astulas coniungit constanti modo ad eventus praedictibiles consequendos, et hoc est ubi inventarii multum laboris imponunt, praesertim in Universali Chip Interconnect Express (UCIe) et fasciculum Wire (BoW) signare. Dum haec connectivity postulatur clavis omnium trium, etiam una e praecipuis locis dissensionis est.

Usque ad 3D-IC plene integratur, solutionis venae inventarii Intel est evolvere quam industria insidentes chip "nervum" vocant. Plusquam notans unumquodque chippis mercatus commercii, societas specificationes et interfaces definit ut concisurae venditores possint haec minuta astula cum limitibus functionis obviam illis specificationibus evolvere. Hoc maius impedimentum solvit in mercatu mercatu commerciali. Ex notitia celeritatis ad calefactionem et strepitum administrationis, omnia simul cooperantur necesse est.

Intel adventus gravis innititur in ponte suo Embedded Multichip Interconnect (EMIB), quod primum anno MMXIV induxit. "Res refrigerium de basi EMIB est quod tot astulas quantum vis addere potes", dixit Lalitha Immaneni, praeses evolutionis technologiae apud Intel "Non habemus modum in quantitate IP quae in a . adhiberi potest consilium et magnitudinem interpositoris non auget, sic sumptus-efficax et processus-agnosticus est. Praebemus sarcinam conventus designati ornamentum quod est sicut conventus traditionalis PDK et eis demus consilium regulae, relatio fluxus; iisque indicamus quid sint structurae concessae. Quaslibet accessiones praebent, quas necesse est in conventum introducere.

Secundum consilium EMIBs multiplex esse potest in involucro, quod suppletur ex materia interface scelerisque (TIMs) ad calorem dissipandum qui intra sarcinam capi potest. TIMs, pads typice destinatae ad calorem a fonte deducendum, communiores fiunt sicut copia computandi intra involucrum augetur et subiecta tenuior fiunt ad distantiam significationum ad minuendum iter necessarium.

Sed tenuior in subiecto, eo minus efficax est ad calorem dissipandum, qui in gradibus theologicis quae inposuit dependens et ideo difficile praedicere consequitur. Hic calor removens TIMs requirere potest, calor additus deprimitur, vel etiam magis exoticae refrigerationis methodi ut microfluidica.

Utriusque TSMC et LG pontes offerunt. Samsung pontes in RDL (modum vocatus 2.3D vel I-CUBE ETM) utitur eosque ad subsystema coniungendum his pontibus ad vitam Pii accelerandam adhibet. Pars integratio operis fiet upfront in modulis cognitis bonis modulis quam nervum modorum fidens.

"Coniungentes duo, quatuor vel octo CPUs in systemate aliquid est quod ipsum maturae clientes sciunt facere" Arma CEO Rene Haas dixit per notam electronicam ad recentem Samsung Foundry eventum CXXVIII hospites toNeural Networks In CPU structura memoria, moderatoris interpellatio quae cum NPU intercedit, et bus off-chip quae cum alio spumae coniungit, hoc multum laboris requirit. Praeterito anno cum dimidio vidimus multos homines hos SoCs complexos aedificantes et plus a nobis deesse. "

Nokia etiam societates minorum instrumentorum instrumentorum ad certas mercationes oppugnandas formavit. Notio originalis erat unius societatis ad I/O chippis, alia ad connexionem faciendam, et tertia ad logicam faciendam, et cum accessus idoneus probatus erat, aliae societates iungerent ut clientibus plura optiones darent.

TSMC complures varios aditus temptavit, inter RDL et non RDL bridging, ventilabrum, 2.5D Chip in Wafer Substratum (CoWoS), et Ratio de Chip (SoIC) conceptus 3D-IC in quo xxxiii valde utuntur. Lineae breves internectunt fasciculi et intus substrati reclinati. Re quidem vera, TSMC processum designandi kits fere omni applicatione praebet et consilio conventus creans rhoncus sarcinarum provectarum, inter quas cum referuntur consilia.

Provocatio est quod clientes fornaces in complexis his fasciculis collocare volentes magis magisque cupiunt solutiones valde nativus. Ad hoc assequendum, TSMC novam linguam 3Dblox vocatam induxit, accedens consilium summo-tenus, qui structuras physicas et nexum miscet, assertiones inter utramque applicari sinit. Haec sandbox aditus permittit clientibus ut quaslibet sarcinas suas methodos leves - InFO, CoWoS et SoIC. Etiam criticum est ad exemplar negotii TSMC, sicut societas est sola litura pura inter tres - quamvis tam Intel et LG se a negotiorum fundamentorum proximis mensibus se elongaverint.

"Notionem modularitatis coepimus" Jim Chang, TSMC praeses technologiae provectae et machinae larvae, in demonstratione dixit cum primum 3Dblox anno 2023 immittit. "Hanc syntaxin plus assertionibus verbis uti possumus ad plenam 3D-IC acervum aedificare."

Chang causa dixit hoc defectus constantiae inter instrumenta corporis et nexus consiliorum. Sed adiecit semel accessus enucleatus, etiam efficere posse ut chip in diversis designibus reuse, quia pleraeque notae iam bene definitae sunt et consilia modulari sunt.

Figura 1: TSMC adventus 3Dblox est.Source: TSMC

LG postea suam systematis descriptionem linguae 3DCODE mense Decembri 2023 immisit. Utriusque Samsung et TSMC linguas suas signa sunt affirmant, sed magis sunt sicut regulae novarum fundamentorum suggestarum quia linguae abhorret extra oecosystematis suis adhiberi. Accessus Intel 2.5D novam linguam non requirit quia regulae ab specificatione nervum dictantur et permittit ut aliquas customizationes sumptu celerioris temporis ad mercatum et ad faciliorem accessionem ad chirographum tincidunt.

Chip provocare

Eu sunt manifesta commoda. Sine ullo nodi processu rationabili possunt designari, quae maxime momenti est ad facultates analogas. Quomodo autem particulas in unum ponere et eventus praedictio producere maior provocatio fuerit. DARPA propositum originale de Lego-similis architecturae multo magis implicatum quam primum visum est evasit et multum laboris sustinuit ab oecosystematis ampliore ut fieret.

Chipsetae praecise synchronum esse necesse est ut notitia critica discursum, repositum et sine mora reddat. Alioquin quaestiones leo oriri possunt ubi unus calculus vel moratus est vel ex sync cum aliis calculis, qui fiunt morae et morticinis potentialibus. In applicationibus missionis vel salutis criticae, secunda amissa graves consectaria habere potest.

Processus consilii simplicificatus est conatus valde complexus, praesertim ad consilia domain-specifica, sicut signa non sunt unita. Propositum harum trium fundationum est melius providere electiones pro societatibus summus perficientur, humilium potentiarum astularum. Aestimatur circiter 30% ad 35% omnium praecipuorum consiliorum ora nunc responsales esse pro magnis societatibus systematis sicut Google, Meta, Microsoft et Tesla PPA/C formula et negotiatio peracti significanter etiam mutata sunt.

Cohortes pro his systematis societatibus elaboratae commercium vendi non possunt. Si igitur altiorem observantiam per watt consequi possunt, consilium et impensas fabricandi possunt ab inferioribus refrigerationis potentiae et altioris utendo circumdari - et in potentia pauciores servientes. Pro astulas venditis in machinas mobiles et servitores commerciales, verum est contrarium, ubi magnae progressionis impensae possunt amores fieri per altum volumen productionis. Consuetudo consilia provectae sarcinae pro utroque utilitates oeconomicas habent, sed longe diversae rationes.

Retrahe, zoom in et extra

Aestimatur in his implicatis systematis chippis multiplicari genera processuum, alia valde propria, alia propositum generalius. Ob rationes potentiae limitatae, aliquae saltem ex his in processu nodis statu-of-artis verisimiliter explicabuntur. Nodi provectae adhuc maiorem vim efficientiam offerunt, quae plures transistores in eadem area ad meliorem effectum deduci sinunt. Hoc criticum est pro applicationibus AI/ML, quia celerius processus notitiarum plus requirit plures operationes in valde parallela configuratione. Minores transistores maiorem vim efficientiam praebent, plures processus per quadratum millimetre siliconis permittunt, sed mutationes ad structuram portae ne lacus, quam ob rem forksheet FETs et CFETs veniunt.

In summa, processus principatus adhuc valorem habet. Primum mercatum cum processibus incisurae causa negotii est, sed una tantum maioris aenigmatis est. Omnes tres forenses nuntiaverunt consilia movere ad processuum graduum angstromatum. Intel consilia ad 18A processum hoc anno deducendum et 14A processum paucis annis post.

Figure 2: Intel processus roadmap.Source: Intel Foundry

Interim TSMC addet A16 in 2027 (vide figuram 3 infra).

Figura 3: TSMC scalas in angstrom aeram intrantes.Source: TSMC

Samsung in solutionem ad 14 angstromata cum suis SF1.4 circa 2027 gibba erit, ut videtur, 18/16 angstromata omissis. (Figura vide 4).

Figure 4: Samsung processio expansionis roadmap.Source: Samsung Foundry

Ex processu nodi perspectivo, omnes tres fundationes in eodem vestigio sunt. Sed progressus non est iustus de nodis processibus. Increscit focus in regione specialium latency et perficiendi per watt, et hoc est ubi logica positio in veram 3D-IC configurationem recipit, hybridis vinculis utens ad distentionem et inter se coniungendi astulas. Electrona movere per fila in chip planae adhuc velocissima est (si signa non habent ut ab uno fine schismatis ad alterum proficiscantur), sed transistores positis super alios transistores suboptimales sunt, et in quibusdam etiam melioribus quam planis. SoCs Melior est cum signo verticali aliquae semitae breviores esse possunt.

In recenti praesentatione, Taejoong Song, praeses evolutionis negotii inventarii apud Samsung Foundry, obtulit roadmap notatae logicae notae technologiae obductio, quae subiectae est ad integrandum 2nm (SF2) astulas cum 4nm (SF4X) astulas componendas, sive ascendendo. ab alio distent. Hoc est plerumque 3D-IC in involucro 2.5D, quod est conceptus 3.5D vel 5.5D, de quo antea. Carmen dixit fundamenti incipiet ponere SF1.4 in SF2P in 2027. Quod speciatim circa hanc accessionem speciose est possibilitas dissipandi calorem. Distinguendo logicam ab aliis functionibus, calor a ramento reclinato per subjectum vel quodlibet ex quinque lateribus expositis removeri potest.

Figure 5: Product's 3D-IC architectura AI.Source: Samsung

Intel, interim, fovebit Foveros suos 3D dirige ad logicam super logicam, tam facie ad faciem quam ad faciem. Secundum recentissimam chartam albam Intel, aditus sinit astulas vel lagana e diversis fundamentis coniungi cum latitudine per spatium aeris determinatum. Charta docet primam generationem 9µm aeris spatio utendam, cum secunda generatio 3µm spatiorum utetur.

Figura 6: Intel's Foveros Direct 3D.Source: Intel

"Verus 3D-ICs venit cum Foveros et tunc etiam claves hybridarum" dixit Immaneni Intel. "Non potes iter institutum ire et omnia simul ponere ac deinde convalidare et invenire, "Oops, quaestionem habeo." Mercatus Onus 3D-IC magis in consilio codice quam in executione.

Foveros logicae activae astulas super alio chip activo vel passivo reclinare permittit, utens basi chip ad coniungere omnia astulas in sarcinis cum pice 36-micron. Provectio technologiam leveraging, Intel clamationes potest praestare 99% notae bonae chippis et 97% post-conventus test cedere.

Interim CoWoS TSMC ab NVIDIA et AMD adhibita est ad sarcinas AI xxxiii suorum. CoWoS essentialiter est accessus 2.5D qui interpositam adhibet per vias Pii vias iungendi memoriam SoC et HBM. SoIC consilia societatis magis ambitiosa sunt, logicam memoriam in 3D-IC componunt in fine ante lineae productionis, una cum aliis elementis sicut sensoriis. Hoc signanter potest tempus conventus minuere multiplex stratis, moles et lineamenta. TSMC asserit eius compages schema citius ac breviores nexus efficere quam aliis modis 3D-IC. Una fama affirmat Apple usum technologiae TSMC SoIC in anno proximo incipientem, cum AMD usum accessionis eius augebit.

Aliae innovationes

Processus et technologiae packing in loco ianuam aperiunt ut optiones competitive latius patefaciant. Dissimilis in praeteritum ubi magna machinarum fabricatores, instrumenti venditores et EDA societates definierunt chipm roadmap, mundus astularum praebet finem clientium cum instrumentis ad has decisiones faciendas. Hoc est late propter differentiam in numero linearum quae in sarcinam poni possunt versuum numero linearum quae intra vincula larva SoC poni possunt. Sarcinae scandere possunt horizontaliter vel verticaliter prout opus fuerit, et in quibusdam casibus per verticalem floorplanning emendare possunt.

Sed occasiones ingentes datae in nube et ore, praesertim cum plus efficitur intelligentia artificialis, tres fundationes maiores earumque oecosystemata currunt ad novas facultates et lineamenta evolvenda. In quibusdam, hoc requirit levandi facultates quas iam habent. In aliis casibus, omnino novas technologias requirit.

LG, exempli gratia, consilia delineare pro more HBM incepit, quod 3D acervum DRAM comprehendit cum tabulato logicali figurabili subterraneo. Hoc secundo accessus adhibitus est. Retro anno 2011, Samsung et Micron cubes memoriae hybridae coniunctim elaboraverunt, qui in strato logico DRAM ACERVUS in sarcinam. Postquam JEDEC vexillum HBM fecit, HBM bellum vicit et HMC plerumque disparuit. Sed nihil mali cum HMC accedunt, ultricies justo est.

Consilia Samsung HBM nativus offerre ut optio in factoris forma nova. Memoria una est praecipuorum factorum quae perficiendi determinant, et facultas legendi, scribendi, movendi notitias et ex memoria et processus citius notabilem ictum in effectu et potentia consummatio habere potest. Hi numeri signanter emendari possunt si memoria convenienter mensuratur pro certo quod inposuit vel in notitia speciei, et si aliqua processus intra memoriam moduli fieri potest, ut minus notitiae movendae sint.

Figure 7: Samsung roadmap and innovation. Source: Semiconductor Engineering/MemCon 2024

Interim Intel laboratum est meliori modo ad potentiam transistorum dense refertam, problema permanentem tamquam densitatem transistoris et numerum strata metallorum augere. Olim potestas e summo spumae fusa est, sed duae difficultates in nodis antecedens oriuntur. Una est provocatio actu traditoris satis potestatis unicuique transistori. Alter est strepitus, qui ex potestate copiae substratae vel electro intercessiones venire potest. Sine scuto proprie - quod in singulis nodi novis magis magisque difficilis fit, sicut dielectricae et filis tenuiores fiunt - sonus integritatem insignem afficere potest.

Potens per posteriora chip minimizes huiusmodi difficultates et lineam obstructio minuit. Sed et alia provocat, qualia sunt in terebra subiecta foramina tenuiora sine laesione structurae. Intel has quaestiones apparenter allocutus est et consilia sua PowerVia posteriori parte potentiae solutionis hoc anno mittendas.

TSMC dixit consilia ad efficiendum A16 culo vim copiam anno 2026/2027. Timeline Samsung fere idem est ac posteriora efficiet ut in processu SF2Z 2nm efficiat.

Intel etiam consilia denuntiaverunt de subiecta vitro, quae meliorem planae et minoris defectus quam CMOS praebent. Hoc maxime interest in nodis provectis, ubi etiam foveae nanoscales difficultates causare possunt. Ut cum posse a tergo, abundare quaestiones dispensando. Beneficium est quod vitrum idem coefficiens expansionis scelerisque ac pii, sic compatitur cum expansione et contractione partium Pii ut astulae. Post annos incuria, repente speculum attractivum factus est. Nam et TSMC et LG in subiecta vitreis laborant, et tota industria vitreis excogitare incipit, eam sine fractura contrectare atque inspicere.

Eodem tempore, TSMC magni momenti est ad fabricandum ecosystematum et ad eius processum productos dilatandum. Multi industria insidentes dicunt TSMC verae utilitatis facultatem praebere processus evolutionis kits quibuslibet fere processus vel sarcina. Secundum Nikkei, limus fere 90% mundi antecedens astulas producit. Etiam antecedens sarcina usus est et maxima et latissima ecosystematis cuiusvis forensis, quae magni momenti est.

Haec oecosystematis critica est. Industria chippis est valde complexa et diversa, et nemo omnes facere potest. Procedit quaestio quomodo integrae hae oecosystematis erunt, praesertim si numerus processuum crescunt. Exempli gratia, venditores EDA sunt essentiales facultates et iunctiones designandi opus automationem ad quemlibet processum vel packaging accessum ut bona sit. Quanto magis processus et optiones pacandi sunt, eo gravius ​​est venditores EDA omnem incrementalem mutationem vel emendationem sustinere et tempus inter nuntium ac traditionem pigri diutius esse potest.

finitione

Recentes copiae catenae defectibus et geopoliticis in Civitatibus et Europa persuaserunt se opus esse domum reducere et "migrationem amicabilem facere". Investigationes in fabis semiconductoribus, instrumentis, instrumentis et investigationibus inauditae sunt. Ictum hoc habebit in tribus fundamentis maioribus, quae restant videndum, sed certe praebet aliquem impetum novarum technologiarum sicut perspectiva co-packed, novarum materiarum multitudinem, et computum cryogenicum.

Ictus omnium harum mutationum in mercatu participes difficilior est ac magis indagatio. Non iam est de quo inventario in minimis nodis processu astulas parit, vel etiam quot astulae ametur. Sarcina provectus habere potest justo ex chiplets. Clavis realis est potens solutiones magnarum clientium cito et efficaciter liberare. In quibusdam, factor incessus per watt effectus est, in aliis casibus potest tempus provenire, cum potentia consummatio sit secundaria consideratio. In aliis casibus, fieri potest ut una tantum fundatio primarium numerum sufficiens compositionum plumarum praebere possit. Sed competition inventarii inventarii multo magis implicati sunt quam antea, et magis implicata est. In hoc mundo valde complexo, simplices metri comparativos non diutius applicant.

*Disclaimer: This article was created by the author author. Contentum articuli eius sententia personalis est. Nostra editio solum communicandi ac disputandi est. Non significat nos consentire vel cum eo consentire.