Tämän artikkelin on koonnut Semiconductor Industry Perspective (ID: ICVIEWS) semiengineeringistä

Kun tasomaisen skaalauksen edut vähenevät, OEM-kilpailu kolmiulotteisessa kentässä ja uusissa teknologioissa kovenee.

Kolme huippuluokan valimoa – Intel, Samsung ja TSMC – ovat alkaneet täyttää joitakin keskeisiä osia etenemissuunnitelmistaan, lisänneet aggressiivisia toimituspäiviä tulevien sukupolvien siruteknologialle ja luoneet alustan merkittävästi parantuneelle suorituskyvylle ja räätälöityjen mallien nopeammalle toimitukselle luo perustan.

Toisin kuin aikaisemmin, jolloin vain yksi teollisuuden tiekartta määritti, kuinka siirtyä seuraavaan prosessisolmuun, kolme suurinta valimoa etenevät nykyään yhä enemmän omia polkujaan. Ne kaikki ovat menossa samaan yleiseen suuntaan, 3D-transistoreilla ja -pakkauksilla, valikoimalla mahdollistavia ja skaalaustekniikoita sekä laajempaa, monipuolisempaa ekosysteemiä. Mutta joitakin keskeisiä eroja ilmenee niiden lähestymistavasta, arkkitehtuurista ja kolmannen osapuolen tuesta.

Kaikkien kolmen etenemissuunnitelmat osoittavat, että transistorin skaalaus jatkuu ainakin 18/16/14 angstrom-alueelle, jolloin mahdollisesti siirtyy nanolevy- ja cross-chip -kenttätransistoreista (FET) komplementaarisiin kenttävaikutteisiin transistoreihin (CFET). kohta tulevaisuudessa. Tärkeimmät tekijät ovat tekoäly/koneoppiminen ja käsiteltävien tietojen lisääntyminen, mikä useimmissa tapauksissa edellyttää elementtiryhmien käsittelyä, joissa on usein korkea redundanssi- ja homogeenisuustaso suuremman suorituskyvyn saavuttamiseksi.

Muissa tapauksissa nämä mallit voivat sisältää kymmeniä tai satoja siruja, joista osa on tarkoitettu tietyille tietotyypeille ja toiset yleisempään käsittelyyn. Sirut voidaan asentaa alustalle 2,5D-konfiguraatiossa, mikä on saavuttanut pitoa datakeskuksissa, koska se yksinkertaistaa suuren kaistanleveyden muistin (HBM) integrointia ja on saanut jalansijaa myös mobiililaitteissa, joissa mm. Esimerkkejä ovat kuvaanturit, virtalähteet ja digitaalinen lisälogiikka ei-kriittisiä toimintoja varten. Kaikki kolme valimoa työskentelevät täydellisten 3D-IC:iden parissa. Saatavilla on myös hybridivaihtoehtoja, joissa logiikka on pinottu logiikan päälle ja asennettu alustalle, mutta erillään muista toiminnoista fyysisten vaikutusten, kuten lämmön, minimoimiseksi – tämä heterogeeninen kokoonpano tunnetaan nimellä 3.5D ja 5.5D .

Nopea ja massiivinen räätälöinti

Yksi suurimmista muutoksista on verkkotunnuskohtaisten mallien tuominen markkinoille nopeammin kuin aikaisemmin. Tämä saattaa kuulostaa arkipäiväiseltä, mutta monien huippuluokan sirujen kohdalla se on välttämättömyys kilpailla ja se vaatii perustavanlaatuisia muutoksia sirujen suunnittelussa, valmistuksessa ja pakkaamisessa. Jotta tämä lähestymistapa toimisi, se vaatii yhdistelmän standardeja, innovatiivisia liitettävyysratkaisuja ja useita teknisiä tieteenaloja, joilla on aiemmin ollut rajoitetusti tai ei ollenkaan vuorovaikutusta keskenään.

Joskus kutsutaan "massaräätälöinniksi", se sisältää tavanomaiset tehon, suorituskyvyn ja pinta-alan/kustannusten (PPA/C) kompromissit sekä nopeat kokoonpanovaihtoehdot. Tämä on lupaus heterogeenisistä sirukomponenteista, ja skaalauksen näkökulmasta se merkitsee Mooren lain seuraavaa vaihetta. Koko puolijohdeekosysteemi on vähitellen luonut perustan tälle siirtymälle yli vuosikymmenen ajan.

Mutta heterogeenisten sirujen – pohjimmiltaan useiden valmistajien ja valimoiden kovetetun IP-osoitteen – saattaminen toimimaan yhdessä on sekä tarpeellinen että pelottava insinöörihaaste. Ensimmäinen askel on yhdistää sirut yhteen johdonmukaisella tavalla ennustettavien tulosten saavuttamiseksi, ja tässä valimot tekevät paljon vaivaa, erityisesti Universal Chip Interconnect Express (UCIe)- ja Bundle of Wire (BoW) -standardeissa. Vaikka tämä liitettävyys on keskeinen vaatimus kaikille kolmelle, se on myös yksi tärkeimmistä erimielisyyksistä.

Kunnes 3D-IC on täysin integroitu, Intelin valimon nykyinen ratkaisu on kehittää sitä, mitä alan sisäpiiriläiset kutsuvat siru "socketiksi". Sen sijaan, että luonnehtisi jokaista sirua kaupallisille markkinoille, yritys määrittelee tekniset tiedot ja rajapinnat, jotta sirujen myyjät voivat kehittää näitä pieniä siruja rajoitetuilla toiminnallisuuksilla vastaamaan näitä eritelmiä. Tämä ratkaisee suuren esteen kaupallisilla sirumarkkinoilla. Datanopeudesta lämmön ja melun hallintaan kaiken on toimittava yhdessä.

Intelin lähestymistapa perustuu vahvasti sen sulautettuun multichip Interconnect Bridge (EMIB) -siltaan, jonka se esitteli ensimmäisen kerran vuonna 2014. "Todella siistiä EMIB-pohjassa on, että voit lisätä niin monta sirua kuin haluat", sanoi Lalitha Immaneni, Intelin teknologiakehityksestä vastaava johtaja. "Meillä ei ole rajoituksia IP:n määrälle, jota voidaan käyttää suunnittelua, eikä se lisää välilevyn kokoa, joten se on kustannustehokas ja prosessiagnostikko. Tarjoamme paketin kokoonpanon suunnittelusarjan, joka on kuin perinteinen kokoonpano-PDK, ja annamme heille suunnittelusäännöt, viitevirran. ja kerromme heille, mitkä ovat sallitut rakenteet.

Suunnittelusta riippuen pakkauksessa voi olla useita EMIB:itä, joita on täydennetty lämpörajapintamateriaalilla (TIM) pakkaukseen mahdollisesti jääneen lämmön haihduttamiseksi. TIM:t, tyypillisesti tyynyt, jotka on suunniteltu johtamaan lämpöä pois lähteestä, ovat yleistymässä, kun pakkauksen sisällä tapahtuva tietojenkäsittely lisääntyy ja substraatit ohenevat lyhentääkseen signaalien kulkemaa etäisyyttä.

Mutta mitä ohuempi substraatti, sitä vähemmän tehokkaasti se haihduttaa lämpöä, mikä johtaa lämpögradienteihin, jotka ovat riippuvaisia ​​työmäärästä ja siksi vaikeasti ennustettavissa. Tämän lämmön poistaminen voi vaatia TIM:iä, lisäjäähdytyselementtejä tai jopa eksoottisempia jäähdytysmenetelmiä, kuten mikrofluidikkaa.

Sekä TSMC että Samsung tarjoavat siltoja. Samsung upottaa siltoja RDL:ään (2.3D- tai I-Cube ETM -menetelmä) ja käyttää niitä alijärjestelmien yhdistämiseen näihin siltoihin nopeuttaakseen piin käyttöikää. Osa integraatiotyöstä tehdään etukäteen tunnetuissa hyvissä moduuleissa sen sijaan, että turvattaisiin socket-menetelmiin.

"Kahden, neljän tai kahdeksan suorittimen yhdistäminen järjestelmään on asia, jonka hyvin kypsät asiakkaat osaavat tehdä", Armin toimitusjohtaja Rene Haas sanoi äskettäisessä Samsung Foundry -tapahtumassa pitämässään puheenvuorossa. "Mutta jos haluat rakentaa SoC:n 128 yhteyttäNeuraaliverkot Prosessori, muistirakenne, keskeytysohjain, joka kytkeytyy NPU:n kanssa, ja off-chip väylä, joka yhdistää toiseen siruun, vaatii paljon työtä. Viimeisen puolentoista vuoden aikana olemme nähneet monien ihmisten rakentavan näitä monimutkaisia ​​SoC:ita ja haluavan meiltä enemmän. "

Samsung on myös muodostanut liittoutumia pienempien sirutoimittajien kohdistamiseksi tietyille markkinoille. Alkuperäinen konsepti oli, että yksi yritys teki I/O-sirut, toinen yhdistäisi ja kolmas logiikka, ja kun tämä lähestymistapa osoittautui toteuttamiskelpoiseksi, muut yritykset liittyivät mukaan antaakseen asiakkaille enemmän vaihtoehtoja.

TSMC on kokeillut useita erilaisia ​​lähestymistapoja, mukaan lukien RDL- ja ei-RDL-siltaus, fan-out, 2.5D Chip on Wafer Substrate (CoWoS) ja System on Integrated Chip (SoIC), 3D-IC-konsepti, jossa sirut käyttävät erittäin paljon Lyhyet liitoslinjat pakataan ja pinotaan alustan sisään. Itse asiassa TSMC tarjoaa prosessisuunnittelusarjoja lähes kaikkiin sovelluksiin ja on aktiivisesti luonut kokoonpanosuunnittelusarjoja edistyneille pakkauksille, mukaan lukien mukana olevat referenssisuunnitelmat.

Haasteena on, että näihin monimutkaisiin pakkauksiin investoimaan halukkaat valimoasiakkaat haluavat yhä enemmän pitkälle räätälöityjä ratkaisuja. Tämän saavuttamiseksi TSMC on ottanut käyttöön uuden kielen nimeltä 3Dblox, ylhäältä alas -suunnittelun lähestymistapa, joka yhdistää fyysisiä ja yhteysrakenteita, mikä mahdollistaa väitteiden soveltamisen näiden kahden välillä. Tämän hiekkalaatikkolähestymistavan avulla asiakkaat voivat hyödyntää mitä tahansa sen pakkausmenetelmiä - InFO, CoWoS ja SoIC. Se on myös kriittinen TSMC:n liiketoimintamallille, sillä yhtiö on ainoa puhtaasti toimiva valimo näiden kolmen joukossa – vaikka sekä Intel että Samsung ovat etääntyneet valimoliiketoiminnasta viime kuukausina.

"Aloitimme modulaarisuuden käsitteestä", Jim Chang, TSMC:n kehittyneen teknologian ja maskien suunnittelun varatoimitusjohtaja, sanoi esittelyssä, kun 3Dblox lanseerattiin ensimmäisen kerran vuonna 2023. "Voimme käyttää tätä kielisyntaksia ja väitteitä rakentaaksemme täydellisen 3D-IC-pinon."

Chang sanoi, että syynä tähän on johdonmukaisuuden puute fyysisten ja yhteyden suunnittelutyökalujen välillä. Mutta hän lisäsi, että kun lähestymistapa on kehitetty, se mahdollistaa myös sirun uudelleenkäytön eri malleissa, koska suurin osa ominaisuuksista on jo hyvin määritelty ja mallit ovat modulaarisia.

Kuva 1: TSMC:n 3Dblox-lähestymistapa.Lähde: TSMC

Samsung julkaisi myöhemmin oman järjestelmäkuvauskielen 3DCODE joulukuussa 2023. Sekä Samsung että TSMC väittävät, että heidän kielensä ovat standardeja, mutta ne ovat enemmän kuin uusia valimosääntöalustoja, koska kieliä ei todennäköisesti käytetä heidän omien ekosysteemiensä ulkopuolella. Intelin 2.5D-lähestymistapa ei vaadi uutta kieltä, koska säännöt sanelevat pistorasian spesifikaatiot, ja se mahdollistaa mukauttamisen nopeamman markkinoilletuloajan ja sirukehittäjien yksinkertaisemman lähestymistavan kustannuksella.

Chip Challenge

Chipsillä on ilmeisiä etuja. Ne voidaan suunnitella itsenäisesti missä tahansa järkevässä prosessisolmussa, mikä on erityisen tärkeää analogisten ominaisuuksien kannalta. Mutta kuinka koota palat yhteen ja tuottaa ennustettavissa olevia tuloksia, on ollut suuri haaste. DARPAn alkuperäinen ehdotus Legon kaltaisesta arkkitehtuurista osoittautui paljon monimutkaisemmaksi kuin alun perin kuviteltiin, ja sen toteuttaminen vaatisi paljon jatkuvaa ponnistusta laajemmalta ekosysteemiltä.

Piirisarjat on synkronoitava tarkasti, jotta tärkeitä tietoja voidaan käsitellä, tallentaa ja hakea viipymättä. Muussa tapauksessa saattaa ilmetä ajoitusongelmia, jos yksi laskenta joko viivästyy tai ei ole synkronoitu muiden laskelmien kanssa, mikä johtaa viiveisiin ja mahdollisiin lukkiutumiseen. Tehtävä- tai turvallisuuskriittisissä sovelluksissa kadonneella sekunnilla voi olla vakavia seurauksia.

Suunnitteluprosessin yksinkertaistaminen on äärimmäisen monimutkainen pyrkimys varsinkin toimialuekohtaisissa suunnitelmissa, koska yhtenäisiä standardeja ei ole. Näiden kolmen valimon tavoitteena on tarjota enemmän valinnanvaraa yrityksille, jotka kehittävät tehokkaita, vähän tehoa käyttäviä siruja. On arvioitu, että noin 30–35 % kaikista huippuluokan suunnittelusta on tällä hetkellä vastuussa suurista järjestelmäyrityksistä, kuten Google, Meta, Microsoft ja Tesla Myös PPA/C-kaava ja kompromissit ovat muuttuneet merkittävästi.

Näille järjestelmäyrityksille kehitettyjä siruja ei saa myydä kaupallisesti. Joten jos ne voivat saavuttaa korkeamman suorituskyvyn wattia kohden, suunnittelu- ja valmistuskustannukset voidaan kompensoida pienemmällä jäähdytysteholla ja korkeammalla käyttöasteella - ja mahdollisesti vähemmällä palvelimilla. Mobiililaitteisiin ja kaupallisiin palvelimiin myytävien sirujen kohdalla tilanne on päinvastoin, sillä korkeat kehityskustannukset voidaan kuolettaa suuren volyymin tuotantoon. Kehittyneissä pakkauksissa räätälöidyillä malleilla on taloudellisia etuja molemmille, mutta hyvin erilaisista syistä.

Loitonna, lähennä ja loitonna

On arvioitu, että näissä monimutkaisissa sirujärjestelmissä on monenlaisia ​​prosessoreita, joista jotkin ovat pitkälle erikoistuneita ja toiset yleiskäyttöisempiä. Rajoitetun tehobudjetin vuoksi ainakin osa näistä kehitetään todennäköisesti huippuluokan prosessisolmuissa. Edistyneet solmut tarjoavat silti paremman energiatehokkuuden, mikä mahdollistaa useamman transistorin pakamisen samalle alueelle suorituskyvyn parantamiseksi. Tämä on kriittistä AI/ML-sovelluksille, koska tietojen nopeampi käsittely vaatii enemmän kerto-/keräystoimintoja erittäin rinnakkaisessa kokoonpanossa. Pienemmät transistorit tarjoavat paremman energiatehokkuuden, mikä mahdollistaa enemmän prosessointia piin neliömillimetriä kohti, mutta vaativat muutoksia portin rakenteeseen vuotojen estämiseksi, minkä vuoksi forksheet-FET- ja CFET-laitteet ovat tulossa.

Lyhyesti sanottuna prosessijohtajuudella on edelleen arvoa. Markkinoiminen ensimmäisenä huippuluokan prosessien avulla on hyväksi yrityksille, mutta se on vain yksi pala suuremmasta palapelistä. Kaikki kolme valimoa ovat ilmoittaneet suunnitelmistaan ​​siirtyä kohti angstrom-tason prosesseja. Intel aikoo käynnistää 18A-prosessin tänä vuonna ja 14A-prosessin muutamaa vuotta myöhemmin.

Kuva 2: Intelin prosessisuunnitelma.Lähde: Intel Foundry

Samaan aikaan TSMC lisää A16:n vuonna 2027 (katso kuva 3 alla).

Kuva 3: TSMC:n skaalaussuunnitelma siirtymässä angstrom-aikakauteen.Lähde: TSMC

Samsung nostaa resoluution 14 angströmiin SF1.4:llä vuoden 2027 tienoilla, ohittaen ilmeisesti 18/16 angströmiä. (Katso kuva 4)

Kuva 4: Samsungin prosessin laajentamissuunnitelma.Lähde: Samsung Foundry

Prosessisolmun näkökulmasta kaikki kolme valimoa ovat samalla radalla. Mutta edistyminen ei ole enää vain prosessisolmuja. Aluekohtaiseen latenssiin ja tehoon wattia kohden kiinnitetään yhä enemmän huomiota, ja tässä logiikka pinoaminen hyödyntää todellista 3D-IC-konfiguraatiota käyttämällä hybridisidoksia piirien yhdistämiseksi alustaan ​​ja toisiinsa. Elektronien siirtäminen johtojen läpi tasomaisella sirulla on edelleen nopeinta (olettaen, että signaalin ei tarvitse kulkea sirun päästä toiseen), mutta transistorien pinoaminen muiden transistorien päälle on epäoptimaalista ja joissain tapauksissa jopa parempi kuin tasomaisessa. SoCs Parempi, koska jotkut pystysuuntaiset signaalireitit voivat olla lyhyempiä.

Äskettäisessä esityksessään Samsung Foundryn valimoliiketoiminnan kehitysjohtaja Taejoong Song esitteli etenemissuunnitelman, joka sisältää logiikan päällekkäistekniikan, joka on asennettu alustalle integroimaan 2 nm:n (SF2) sirut ja 4 nm:n (SF4X) sirut yhdistetään, molemmat asennettuna. toisella alustalla. Tämä on pohjimmiltaan 3D-IC 2,5D-paketissa, joka on aiemmin mainittu 3,5D tai 5,5D-konsepti. Song sanoi, että valimo aloittaa SF1.4:n pinoamisen SF2P:lle vuonna 2027. Erityisen houkutteleva tässä lähestymistavassa on lämmön hajauttamisen mahdollisuus. Erottamalla logiikka muista toiminnoista lämpö voidaan poistaa pinotuista siruista substraatin tai minkä tahansa viidestä esillä olevasta pinnasta.

Kuva 5: Samsungin 3D-IC-arkkitehtuuri tekoälylle.Lähde: Samsung

Intel puolestaan ​​hyödyntää Foveros Direct 3D -tekniikkaansa pinotaakseen logiikkaa logiikan päälle, sekä kasvotusten että kasvokkain. Intelin viimeisimmän valkoisen kirjan mukaan tämä lähestymistapa mahdollistaa eri valimoiden sirujen tai kiekkojen yhdistämisen kuparin määräämällä kaistanleveydellä etäisyyden avulla. Paperi kertoo, että ensimmäinen sukupolvi käyttää 9 µm kupariväliä ja toinen sukupolvi 3 µm.

Kuva 6: Intelin Foveros Direct 3D.Lähde: Intel

"Todellinen 3D-IC tulee Foverosin mukana ja sen jälkeen mukana tulee myös hybridiavaimet", Intelin Immaneni sanoi. "Et voi mennä perinteistä suunnittelureittiä ja koota kaikkea ja sitten vahvistaa sitä ja saada selville: "Hups, minulla on ongelma." Et voi tehdä sitä enää, koska aiot vaikuttaa siihen Haluat siis todella tarjota hiekkalaatikon, jotta se olisi ennakoitavissa, mutta jo ennen kuin pääsen tähän yksityiskohtaiseen suunnitteluympäristöön, haluan suorittaa mekaanisen/sähköisen/lämpöanalyysin, jotta voin tehdä sen 3D-IC:n taakka on enemmän koodin suunnittelussa kuin suorituksessa."

Foveros mahdollistaa aktiivisten logiikkasirujen pinoamisen toisen aktiivisen tai passiivisen sirun päälle käyttämällä perussirua yhdistämään kaikki pakkauksessa olevat sirut 36 mikronin jakovälillä. Hyödyntämällä edistynyttä lajitteluteknologiaa Intel väittää voivansa taata 99 % tunnetusti hyviä siruja ja 97 % kokoonpanon jälkeisen testituloksen.

Samaan aikaan NVIDIA ja AMD ovat käyttäneet TSMC:n CoWoS:ää AI-sirujensa edistyneeseen pakkaamiseen. CoWoS on pohjimmiltaan 2.5D-lähestymistapa, joka käyttää välilaitetta SoC- ja HBM-muistin yhdistämiseen piiläpivientien kautta. Yrityksen SoIC-suunnitelmat ovat vieläkin kunnianhimoisemmat, ja looginen muisti pakataan tuotantolinjan etupäässä olevaan 3D-IC:hen muiden elementtien, kuten antureiden, ohella. Tämä voi lyhentää merkittävästi useiden kerrosten, kokojen ja ominaisuuksien kokoamisaikaa. TSMC väittää, että sen sidosjärjestelmä mahdollistaa nopeammat ja lyhyemmät yhteydet kuin muut 3D-IC-menetelmät. Eräässä raportissa väitetään, että Apple käyttää TSMC:n SoIC-teknologiaa ensi vuodesta alkaen, kun taas AMD laajentaa tämän lähestymistavan käyttöä.

Muita innovaatioita

Käytössä olevat prosessi- ja pakkausteknologiat avaavat oven laajemmalle valikoimalle kilpailukykyisiä vaihtoehtoja. Toisin kuin aikaisemmin, jolloin suuret siruvalmistajat, laitetoimittajat ja EDA-yritykset määrittelivät sirujen tiekartan, pienten sirujen maailma tarjoaa loppuasiakkaille työkalut näiden päätösten tekemiseen. Tämä johtuu suurelta osin erosta pakettiin sisällytettävien ominaisuuksien määrässä verrattuna niiden ominaisuuksien lukumäärään, jotka voidaan asettaa SoC-maskin rajoitusten piiriin. Paketit voidaan skaalata vaaka- tai pystysuunnassa tarpeen mukaan, ja joissain tapauksissa ne voivat parantaa suorituskykyä pystysuoralla pohjasuunnittelulla.

Mutta kun otetaan huomioon pilven ja reunan valtavat mahdollisuudet, etenkin kun tekoäly yleistyy, kolme suurta valimoa ja niiden ekosysteemit kilpailevat kehittääkseen uusia ominaisuuksia ja ominaisuuksia. Joissakin tapauksissa tämä edellyttää jo olemassa olevien resurssien hyödyntämistä. Muissa tapauksissa se vaatii täysin uutta tekniikkaa.

Esimerkiksi Samsung on alkanut suunnitella mukautettua HBM:ää, joka sisältää 3D DRAM -pinon, jonka alla on konfiguroitava logiikkakerros. Tämä on toinen kerta, kun tätä lähestymistapaa käytetään. Vuonna 2011 Samsung ja Micron kehittivät yhdessä hybridimuistikuutiot, jotka pakasivat DRAM-pinon logiikkakerrokseen. Kun JEDEC teki HBM:stä standardin, HBM voitti sodan ja HMC periaatteessa katosi. Mutta HMC-lähestymistapassa ei ole mitään vikaa, se on vain väärä ajoitus.

Samsung aikoo tarjota räätälöityä HBM:ää lisävarusteena uudessa muodossa. Muisti on yksi avaintekijöistä, jotka määräävät suorituskyvyn, ja kyky lukea, kirjoittaa ja siirtää tietoja muistista ja prosessorista nopeammin voi vaikuttaa merkittävästi suorituskykyyn ja virrankulutukseen. Näitä lukuja voidaan parantaa merkittävästi, jos muisti on mitoitettu tietylle työmäärälle tai tietotyypille ja jos jonkin verran käsittelyä voidaan tehdä muistimoduulin sisällä, jolloin vähemmän dataa tarvitsee siirtää.

Kuva 7: Samsungin tiekartta ja innovaatiot. Lähde: Semiconductor Engineering/MemCon 2024

Samaan aikaan Intel on työskennellyt parempaa tapaa tehostaa tiheästi pakattuja transistoreita, mikä on jatkuva ongelma transistorien tiheyden ja metallikerrosten lisääntyessä. Aiemmin virta ohjattiin alas sirun yläosasta, mutta edistyneimmissä solmuissa ilmenee kaksi ongelmaa. Yksi haaste on toimittaa tarpeeksi tehoa jokaiselle transistorille. Toinen on kohina, joka voi tulla virtalähteestä, substraatista tai sähkömagneettisista häiriöistä. Ilman asianmukaista suojausta – mikä tulee yhä vaikeammaksi jokaisessa uudessa solmussa, kun eristeet ja johdot ohenevat – kohina voi vaikuttaa signaalin eheyteen.

Virransyöttö sirun takapuolen kautta minimoi tällaiset ongelmat ja vähentää linjan ruuhkautumista. Mutta se tuo myös muita haasteita, kuten reikien poraamisen ohuempiin alustoihin vahingoittamatta rakennetta. Intel on ilmeisesti käsitellyt näitä ongelmia ja aikoo julkaista PowerVia-takapuolen virtalähderatkaisunsa tänä vuonna.

TSMC ilmoitti aikovansa ottaa käyttöön A16-takapuolen virtalähteen vuosina 2026/2027. Samsungin aikajana on suunnilleen sama ja mahdollistaa SF2Z 2nm -prosessin taustavirran.

Intel ilmoitti myös suunnitelmistaan ​​lasialustoille, jotka tarjoavat paremman tasaisuuden ja pienemmän virheasteen kuin CMOS. Tämä on erityisen tärkeää edistyneissä solmuissa, joissa jopa nanomittakaavaiset kuopat voivat aiheuttaa ongelmia. Kuten takaosan virran kytkemisessä, käsittelyongelmia on runsaasti. Etuna on, että lasilla on sama lämpölaajenemiskerroin kuin piillä, joten se on yhteensopiva piikomponenttien, kuten lastujen, laajenemisen ja supistumisen kanssa. Vuosien laiminlyönnin jälkeen lasista tuli yhtäkkiä erittäin houkutteleva. Itse asiassa sekä TSMC että Samsung työskentelevät lasialustojen parissa, ja koko teollisuus alkaa suunnittelemaan lasia, käsittelemään sitä rikkomatta ja tarkastamaan sitä.

Samalla TSMC pitää erittäin tärkeänä ekosysteemin rakentamista ja prosessituotteiden laajentamista. Monet alan sisäpiiriläiset sanovat, että TSMC:n todellinen etu on sen kyky tarjota prosessinkehityssarjoja lähes kaikille prosesseille tai paketeille. Nikkein mukaan valimo tuottaa noin 90 % maailman edistyneimmistä hakkeista. Sillä on myös edistynein pakkauskokemus ja kaikkien valimoiden suurin ja laajin ekosysteemi, mikä on tärkeää.

Tämä ekosysteemi on kriittinen. Siruteollisuus on hyvin monimutkainen ja monipuolinen, eikä yksikään yritys voi tehdä kaikkea. Jatkossa kysymys on siitä, kuinka täydellisiä nämä ekosysteemit ovat, varsinkin jos prosessien määrä jatkaa kasvuaan. Esimerkiksi EDA-toimittajat ovat olennaisia ​​mahdollistajia, ja suunnittelutiimit tarvitsevat automaatiota, jotta kaikki prosessi- tai pakkausmenetelmät onnistuvat. Mutta mitä enemmän prosessi- ja pakkausvaihtoehtoja on, sitä vaikeampaa EDA-toimittajien on tukea jokaista vähittäistä muutosta tai parannusta, ja ilmoituksen ja toimituksen välinen viive voi olla pidempi.

tiivistettynä

Viimeaikaiset toimitusketjun epäonnistumiset ja geopolitiikka ovat vakuuttaneet Yhdysvallat ja Euroopan, että niiden on tuotava tuotanto takaisin kotiin ja "ystävällinen muuttoliike". Investoinnit puolijohdetehtaisiin, laitteisiin, työkaluihin ja tutkimukseen ovat ennennäkemättömiä. Vaikutus tällä kolmeen suureen valimoon jää nähtäväksi, mutta se antaa varmasti sysäyksen uusille teknologioille, kuten yhteispakattu optiikka, joukko uusia materiaaleja ja kryogeeninen laskenta.

Kaikkien näiden muutosten vaikutusta markkinaosuuteen on yhä vaikeampi seurata. Kyse ei ole enää siitä, mikä valimo tuottaa siruja pienimmässä prosessisolmussa, tai edes siitä, kuinka monta lastua lähetetään. Edistyneessä paketissa voi olla kymmeniä siruja. Todellinen avain on pystyä toimittamaan tärkeitä ratkaisuja asiakkaille nopeasti ja tehokkaasti. Joissakin tapauksissa ratkaiseva tekijä on teho per watti, kun taas toisissa tapauksissa voi olla aika saavuttaa tuloksia, ja virrankulutus on toissijainen näkökohta. Muissa tapauksissa voi olla, että vain yksi johtava valimo pystyy tarjoamaan riittävän määrän ominaisuusyhdistelmiä. Mutta on selvää, että valimokilpailu on paljon monimutkaisempaa kuin koskaan, ja se on tulossa monimutkaisemmaksi. Tässä erittäin monimutkaisessa maailmassa yksinkertaiset vertailutiedot eivät enää päde.

*Vastuuvapauslauseke: Tämän artikkelin on luonut alkuperäinen kirjoittaja. Artikkelin sisältö on hänen henkilökohtainen mielipiteensä. Se ei tarkoita, että olemme samaa mieltä tai samaa mieltä sen kanssa.