noticias

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

Informe del corazón de la máquina

Editor: Zenan, Xiaozhou

Cree millones de conexiones en un milímetro cuadrado de silicio.

Desde nanómetros hasta angstroms, los fabricantes de chips están haciendo todo lo posible para reducir el tamaño de los circuitos. Pero para nuestra creciente necesidad de potencia informática, una tecnología que implique dimensiones mayores (cientos o miles de nanómetros) puede ser igualmente importante en los próximos cinco años.

La tecnología, llamada enlace híbrido directo, apila dos o más chips en el mismo paquete para construir los llamados chips 3D. Aunque el ritmo al que se reducen los transistores se está desacelerando debido al colapso gradual de la Ley de Moore, los fabricantes de chips aún pueden aumentar la cantidad de transistores en los procesadores y la memoria de otras maneras.

En mayo, en la Conferencia de Tecnología y Componentes Electrónicos (ECTC) del IEEE en Denver, grupos de investigación de todo el mundo dieron a conocer varias mejoras a la tecnología logradas con mucho esfuerzo, algunas de las cuales mostraron que las conexiones entre chips apilados en 3D podrían alcanzar niveles récord: aproximadamente. 7 millones de conexiones por milímetro cuadrado de silicio.

Todas estas conexiones son necesarias debido a los nuevos avances en la tecnología de semiconductores, informó Yi Shi de Intel en ECTC. La Ley de Moore ahora se rige por un concepto llamado Cooptimización de la tecnología del sistema (STCO), donde las funciones de un chip (como caché, entrada/salida y lógica) se fabrican por separado utilizando procesos de última generación. Luego, estos subsistemas se pueden ensamblar mediante enlaces híbridos y otras técnicas de empaquetado avanzadas para que se comporten como una sola pieza de silicio. Pero esto sólo es posible si existen conexiones de alta densidad que puedan transportar datos entre piezas individuales de silicio con poca latencia o consumo de energía.

La unión híbrida proporciona la mayor densidad de conexiones verticales entre todas las tecnologías de embalaje avanzadas. Por lo tanto, es el área de más rápido crecimiento en la industria del embalaje avanzado, y Gabriella Pereira, analista de tecnología y mercado de Yole Group, dijo que el tamaño del mercado en esta dirección se triplicará hasta alcanzar los 38.000 millones de dólares para 2029. Se espera que para entonces los bonos híbridos representen aproximadamente la mitad del mercado.

En la unión híbrida, se construyen almohadillas de cobre en la superficie superior de cada chip. El cobre está rodeado por una capa aislante (generalmente óxido de silicio) y la almohadilla en sí está ligeramente empotrada en la superficie de la capa aislante. Después de modificar químicamente el óxido, los dos chips se presionan entre sí para que las almohadillas de cada hueco queden alineadas. Luego, el sándwich se calienta lentamente, lo que hace que el cobre se expanda hacia el espacio y se fusione, conectando los dos chips.

1. El enlace híbrido comienza con dos obleas o un chip y una oblea enfrentados. Las superficies de contacto están cubiertas con una capa aislante de óxido y almohadillas de cobre ligeramente empotradas que se conectan a las capas de interconexión del chip.

2. Presione las obleas para formar enlaces iniciales entre los óxidos.

3. Luego, las obleas apiladas se calientan lentamente para que los óxidos se conecten firmemente y el cobre se expanda para formar conexiones eléctricas.

a. Para formar un enlace más fuerte, los ingenieros necesitan aplanar los últimos nanómetros del óxido. Incluso ligeras protuberancias o deformaciones pueden alterar las conexiones densas.

b. El cobre debe estar retirado de la superficie del óxido en el grado justo. Demasiado y la conexión no se formará, muy poco y separará la oblea. Los investigadores están estudiando cómo controlar el cobre hasta el nivel de las capas atómicas individuales.

c. La conexión inicial entre las obleas es un enlace de hidrógeno débil. Después del recocido, la conexión se convierte en un fuerte enlace covalente. Los investigadores esperan que el uso de un tipo diferente de superficie, como el carbonitruro de silicio, proporcione más lugares para que se formen enlaces químicos, lo que resultará en una conexión más fuerte entre las obleas.

d. El paso final del enlace híbrido puede llevar horas y requiere altas temperaturas. Los investigadores esperan bajar la temperatura y acortar el tiempo del proceso.

e. Aunque el cobre de las dos obleas se presiona para formar una conexión eléctrica, los límites de los granos del metal normalmente no se cruzan de un lado al otro. Los investigadores están intentando formar grandes partículas de cobre monocristalino en los límites para mejorar la conductividad y la estabilidad.

La unión híbrida puede conectar un solo chip de un tamaño a una oblea llena de chips de mayor tamaño, o puede unir dos obleas enteras del mismo tamaño. Por supuesto, el último proceso está más maduro que el primero, en parte debido a su uso en chips de cámaras. Por ejemplo, los ingenieros de la organización europea de investigación en microelectrónica Imec han creado algunos de los enlaces de oblea a oblea más densos jamás producidos, con distancias (o pasos) de enlace de sólo 400 nanómetros. Pero Imec sólo ha logrado un paso de unión entre chip y oblea de 2 micrones.

Esta es una gran mejora con respecto a los chips 3D avanzados que se producen actualmente (el paso de conexión es de aproximadamente 9 micrones). Y es un avance mayor que la generación anterior de tecnología: "microgolpes" de soldadura, con espaciamientos de decenas de micrones.

"Una vez que el equipo está disponible, es más fácil alinear obleas con obleas que alinear chips con obleas. La mayoría de los procesos microelectrónicos se realizan en toda la oblea", dijo Jean-Charles, jefe de integración y ciencia del embalaje del instituto de investigación francés CEA Leti. Souriau. Pero la tecnología de chip a oblea (o chip a oblea) puede brillar en procesadores de alta gama, como los de AMD, que utiliza la nueva tecnología para ensamblar los núcleos informáticos y las memorias caché de sus CPU avanzadas y aceleradores de IA.

Para acercar cada vez más el espaciado en ambos casos, los investigadores se centraron en hacer que las superficies fueran más planas, permitiendo que las obleas unidas se pegaran mejor y reduciendo el tiempo y la complejidad general del proceso. Hacer esto bien podría revolucionar la forma en que se diseñan los chips.

WoW, reduce el espacio

Investigaciones recientes sobre oblea sobre oblea (WoW) han logrado los pasos más estrechos (entre 360 ​​y 500 nanómetros) y se trata de poner mucho esfuerzo en una cosa: la planitud. Para unir dos obleas con una precisión de 100 nanómetros, toda la oblea debe ser casi completamente plana. Si está ligeramente doblado o retorcido, toda la pieza no se conectará.

Planarizar la oblea requiere un proceso llamado planarización química mecánica (CMP). Es fundamental para la fabricación de chips, especialmente para producir las capas de interconexión encima de los transistores.

"El CMP es un parámetro crítico en los vínculos híbridos que debemos controlar", dijo Souriau. Los resultados presentados en ECTC muestran que CMP se lleva a otro nivel, no solo planarizando toda la oblea, sino también reduciendo la redondez de la capa aislante entre las almohadillas de cobre al nivel nanométrico para garantizar mejores conexiones.

Otros investigadores están trabajando para garantizar que estas piezas planas puedan unirse con la suficiente firmeza. Intentaron utilizar diferentes materiales de superficie, como carbonitruro de silicio en lugar de óxido de silicio, y utilizaron diferentes protocolos para activar químicamente la superficie. Inicialmente, cuando se presionan obleas o chips, se mantienen unidos mediante enlaces de hidrógeno relativamente débiles, y la preocupación es si permanecerán en su lugar durante los pasos posteriores del procesamiento. Después de conectarse, la oblea y el chip se calientan lentamente, un proceso llamado recocido, diseñado para formar enlaces químicos más fuertes. Qué tan fuertes son estos vínculos (e incluso cómo determinarlos) es el tema de gran parte de la investigación presentada en el ECTC.

La fuerza de unión final proviene en parte de las conexiones de cobre. El paso de recocido hace que el cobre se expanda en los espacios, formando puentes conductores. Seung Ho Hahn de Samsung explica que controlar el tamaño de la brecha es clave. Si se expande muy poco, el cobre no se fusionará; si se expande demasiado, la oblea se separará. Es una cuestión de nanoescala, y Hahn informa sobre el trabajo en un nuevo proceso químico que espera lograr esto eliminando una capa atómica de cobre a la vez.

La calidad de la conexión también es importante. El metal en las interconexiones de chips no es un solo cristal; sino que está formado por muchos granos orientados en diferentes direcciones. Incluso después de que el cobre se expande, los límites de los granos del metal normalmente no se extienden de un lado al otro. Este cruce debería reducir la resistencia de la conexión y aumentar su fiabilidad. Investigadores de la Universidad de Tohoku en Japón informan sobre un nuevo esquema metalúrgico que en última instancia podría producir grandes monocristales de cobre que traspasan fronteras. "Este es un cambio enorme", afirmó Takafumi Fukushima, profesor asociado de la Universidad de Tohoku en Japón. "Ahora estamos analizando las razones detrás de esto".

Otros experimentos discutidos en ECTC se centraron en simplificar el proceso de vinculación. Algunos intentan reducir la temperatura de recocido necesaria para formar uniones (normalmente alrededor de 300 °C) para minimizar el riesgo de dañar el chip por un calentamiento prolongado. Los investigadores de Applied Materials describen avances en un método que puede reducir significativamente el tiempo necesario para el recocido, de horas a sólo cinco minutos.

Excelente vaca

Imec utiliza grabado por plasma para cortar las virutas y darles esquinas achaflanadas. Esta tecnología elimina la tensión mecánica que puede interferir con la unión.

Actualmente, la unión híbrida de chip en oblea (CoW) es más útil para los fabricantes de CPU y GPU avanzadas: permite a los fabricantes de chips apilar chiplets de diferentes tamaños y unir cada chip antes de unirlo a otro. Se prueban para asegurarse de que funcionan. No causa problemas. Después de todo, una pieza defectuosa puede arruinar toda una costosa CPU.

Pero CoW tiene todas las dificultades de WoW, con menos opciones para mitigarlas. Por ejemplo, CMP está diseñado para aplanar obleas, no chips individuales. Una vez que el troquel se corta de la oblea original y se prueba, es menos lo que se puede hacer para mejorar su preparación para la unión.

No obstante, los investigadores de Intel informaron sobre la unión híbrida CoW con un paso de 3 μm y, como se mencionó anteriormente, un equipo de Imec logró con éxito un paso de 2 μm, principalmente haciendo que los troqueles transferidos fueran muy planos mientras todavía estaban adheridos a las obleas y manteniéndolos limpios durante todo el proceso. .

Ambos equipos utilizaron grabado con plasma para cortar las virutas, en lugar del método de aserrado común (cuchilla). A diferencia del aserrado, el grabado con plasma no hace que los bordes se astillen, creando residuos que podrían interferir con la conexión. También permitió al equipo de Imec darle forma al chip, creando esquinas biseladas para aliviar la tensión mecánica que podría dañar las conexiones.

Según varios investigadores del ECTC, los enlaces híbridos CoW son fundamentales para el futuro de la memoria de gran ancho de banda (HBM). El HBM es una pila de matrices DRAM encima del chip lógico de control (actualmente con una altura de 8 a 12 matrices). HBM suele incluirse en el mismo paquete que las GPU de gama alta y es fundamental para procesar los datos masivos necesarios para ejecutar grandes modelos de lenguaje como ChatGPT. Hoy en día, los troqueles de HBM se apilan utilizando tecnología de microbump, por lo que hay pequeñas bolas de soldadura rodeadas de rellenos orgánicos entre cada capa.

Pero a medida que la IA aumenta aún más la demanda de memoria, los fabricantes de DRAM esperan apilar 20 o más capas en los chips HBM. El volumen ocupado por los microbumps significa que estas pilas pueden volverse rápidamente demasiado altas para caber correctamente en el paquete de GPU. La unión híbrida reduce la altura del HBM y facilita la eliminación del exceso de calor del paquete porque la resistencia térmica entre capas será menor.

En ECTC, los ingenieros de Samsung demostraron que la unión híbrida puede producir una pila de HBM de 16 capas. "Creo que se pueden crear pilas de más de 20 capas usando esta tecnología", dijo Hyeonmin Lee, ingeniero senior de Samsung. Otras nuevas tecnologías CoW también están ayudando a llevar la vinculación híbrida a la memoria de gran ancho de banda.

Souriau dijo que los investigadores del CEA Leti están explorando la llamada tecnología de autoalineación. Esto ayudará a garantizar una buena conexión CoW utilizando únicamente procesos químicos. Algunas partes de cada superficie se volverán hidrofóbicas, mientras que otras partes se volverán hidrofílicas, lo que hará que la superficie se deslice automáticamente a su lugar.

En ECTC, investigadores de la Universidad Northeastern y Yamaha Robotics informaron sobre un trabajo en un esquema similar, utilizando la tensión superficial del agua para alinear almohadillas de 5 μm en chips DRAM experimentales con una precisión superior a 50 nm.

Límite superior de enlace mixto

Es casi seguro que los investigadores seguirán reduciendo el espaciamiento de las conexiones híbridas. Han-Jong Chia, director de proyectos de sistemas de búsqueda de caminos en TSMC, dijo: "El paso WoW de 200 nm no sólo es posible, sino que también es ideal. TSMC planea lanzar una tecnología llamada entrega de energía trasera dentro de dos años". Intel planea lograr el mismo objetivo para finales de este año. Esta tecnología coloca las interconexiones de suministro de energía del chip debajo de la superficie de silicio en lugar de encima de ella.

Los investigadores de TSMC calcularon que al excluir estos conductos de energía, la capa superior podría conectarse mejor a almohadillas de unión híbridas más pequeñas. La transmisión alimentada por la parte trasera utilizando almohadillas unidas de 200 nm reducirá tanto la capacitancia de la conexión 3D que las mediciones de eficiencia energética y velocidad de la señal serán 8 veces mejores que las que se pueden lograr usando almohadillas unidas de 400 nm.

La unión híbrida de chip sobre oblea es más útil que la unión de oblea sobre oblea porque puede colocar un troquel de un tamaño sobre una oblea de troquel más grande. Sin embargo, la densidad de conexión que se puede lograr es menor que con la unión de obleas sobre obleas.

Chia dijo que en algún momento en el futuro, si el paso de unión se reduce aún más, los bloques de circuitos "plegados" pueden resultar prácticos. Algunas de las ahora largas conexiones dentro del bloque pueden tomar atajos verticales, acelerando así los cálculos y reduciendo el consumo de energía.

Además, es posible que los enlaces híbridos no se limiten al silicio. "Hoy en día hay muchos avances con el silicio en obleas de silicio, pero también estamos analizando enlaces híbridos entre nitruro de galio y obleas de silicio y obleas de vidrio... todo es posible", dijo Souriau de CEA Leti. Incluso propusieron enlaces híbridos para la computación cuántica. chips, que implica alinear y unir niobio superconductor en lugar de cobre.

Contenido de referencia: https://spectrum.ieee.org/hybrid-bonding Regrese a Sohu para ver más