berita

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

Laporan Jantung Mesin

Editor: Zenan, Xiaozhou

Ciptakan jutaan koneksi pada satu milimeter persegi silikon.

Dari nanometer hingga angstrom, pembuat chip melakukan yang terbaik untuk memperkecil ukuran sirkuit. Namun seiring dengan meningkatnya kebutuhan kita akan daya komputasi, teknologi yang melibatkan dimensi lebih besar (ratusan atau ribuan nanometer) mungkin sama pentingnya dalam lima tahun ke depan.

Teknologi tersebut, yang disebut ikatan hibrida langsung, menumpuk dua atau lebih chip menjadi satu dalam paket yang sama untuk membangun apa yang disebut chip 3D. Meskipun laju penyusutan transistor melambat karena runtuhnya Hukum Moore secara bertahap, pembuat chip masih dapat meningkatkan jumlah transistor dalam prosesor dan memori dengan cara lain.

Pada bulan Mei, di Konferensi Komponen dan Teknologi Elektronik IEEE (ECTC) di Denver, kelompok penelitian dari seluruh dunia meluncurkan berbagai peningkatan teknologi yang telah dicapai dengan susah payah, beberapa di antaranya menunjukkan bahwa koneksi antara chip bertumpuk 3D dapat mencapai tingkat rekor: tentang 7 juta koneksi per milimeter persegi silikon.

Semua koneksi ini diperlukan karena kemajuan baru dalam teknologi semikonduktor, Yi Shi dari Intel melaporkan di ECTC. Hukum Moore kini diatur oleh konsep yang disebut System Technology Co-Optimization (STCO), di mana fungsi chip (seperti cache, input/output, dan logika) diproduksi secara terpisah menggunakan proses yang canggih. Subsistem ini kemudian dapat dirakit menggunakan ikatan hibrid dan teknik pengemasan canggih lainnya untuk menjadikannya berperilaku seperti sepotong silikon. Namun hal ini hanya mungkin terjadi jika terdapat koneksi berdensitas tinggi yang dapat membawa data antar potongan silikon dengan latensi atau konsumsi energi yang rendah.

Ikatan hibrid memberikan kepadatan sambungan vertikal tertinggi di antara semua teknologi pengemasan canggih. Oleh karena itu, ini adalah area dengan pertumbuhan tercepat dalam industri pengemasan canggih, dan Gabriella Pereira, analis teknologi dan pasar di Yole Group, mengatakan bahwa ukuran pasar ke arah ini akan meningkat tiga kali lipat menjadi $38 miliar pada tahun 2029. Obligasi hibrida diperkirakan akan menguasai sekitar setengah pasar pada saat itu.

Dalam ikatan hibrid, bantalan tembaga dibuat di permukaan atas setiap keping. Tembaga dikelilingi oleh lapisan insulasi (biasanya silikon oksida), dan bantalan itu sendiri sedikit tersembunyi di permukaan lapisan insulasi. Setelah oksida dimodifikasi secara kimia, kedua keping tersebut ditekan bersama-sama secara berhadap-hadapan sehingga bantalan pada setiap ceruk sejajar. Sandwich kemudian dipanaskan secara perlahan, menyebabkan tembaga mengembang ke dalam celah dan menyatu, menghubungkan kedua chip.

1. Ikatan hibrid dimulai dengan dua wafer atau satu chip dan satu wafer saling berhadapan. Permukaan kawin ditutupi dengan lapisan isolasi oksida dan bantalan tembaga sedikit tersembunyi yang terhubung ke lapisan interkoneksi chip.

2. Tekan wafer bersama-sama untuk membentuk ikatan awal antar oksida.

3. Wafer yang ditumpuk kemudian dipanaskan secara perlahan agar oksidanya menyatu dengan kuat dan tembaga mengembang membentuk sambungan listrik.

a.Untuk membentuk ikatan yang lebih kuat, para insinyur perlu meratakan beberapa nanometer oksida terakhir. Bahkan sedikit tonjolan atau lengkungan dapat mengganggu sambungan yang padat.

b. Tembaga harus tersembunyi dari permukaan oksida sampai tingkat yang tepat. Terlalu banyak maka sambungan tidak akan terbentuk, terlalu sedikit akan membuat wafer terpisah. Para peneliti sedang mempelajari cara mengendalikan tembaga hingga ke tingkat lapisan atom individual.

c.Hubungan awal antar wafer adalah ikatan hidrogen lemah. Setelah anil, ikatan tersebut menjadi ikatan kovalen yang kuat. Para peneliti berharap bahwa penggunaan jenis permukaan yang berbeda, seperti silikon karbonitrida, akan menyediakan lebih banyak lokasi untuk pembentukan ikatan kimia, sehingga menghasilkan hubungan yang lebih kuat antar wafer.

d.Langkah terakhir ikatan hibrid dapat memakan waktu berjam-jam dan memerlukan suhu tinggi. Para peneliti berharap dapat menurunkan suhu dan mempersingkat waktu proses.

e. Meskipun tembaga pada kedua wafer ditekan bersama untuk membentuk sambungan listrik, batas butir logam biasanya tidak bersilangan dari satu sisi ke sisi lainnya. Para peneliti mencoba membentuk partikel tembaga kristal tunggal yang besar pada batasnya untuk meningkatkan konduktivitas dan stabilitas.

Pengikatan hibrid dapat menghubungkan satu keping berukuran sama ke wafer yang diisi dengan keping berukuran lebih besar, atau dapat menyatukan dua wafer utuh dengan ukuran yang sama menjadi satu. Tentu saja, proses yang terakhir ini lebih matang dibandingkan yang sebelumnya, sebagian karena penggunaannya dalam chip kamera. Misalnya, para insinyur di organisasi penelitian mikroelektronika Eropa, Imec, telah menciptakan beberapa ikatan wafer-ke-wafer terpadat yang pernah diproduksi, dengan jarak ikatan (atau pitch) hanya 400 nanometer. Namun Imec hanya mencapai tingkat ikatan chip-ke-wafer sebesar 2 mikron.

Ini merupakan peningkatan besar dibandingkan chip 3D canggih yang diproduksi saat ini (pitch koneksi sekitar 9 mikron). Dan ini merupakan lompatan maju yang lebih besar dibandingkan teknologi generasi sebelumnya: "microbumps" solder, dengan jarak puluhan mikron.

"Setelah peralatan tersedia, lebih mudah untuk menyelaraskan wafer ke wafer daripada menyelaraskan chip ke wafer. Sebagian besar proses mikroelektronika dilakukan pada keseluruhan wafer," kata Kepala Ilmu Integrasi dan Pengemasan di lembaga penelitian Prancis CEA Leti, kata Jean-Charles Sumber. Namun teknologi chip-to-wafer (atau chip-to-wafer) dapat menonjol pada prosesor kelas atas, seperti prosesor dari AMD, yang menggunakan teknologi baru untuk merakit inti komputasi dan cache dalam CPU canggih dan akselerator AI.

Untuk mendorong jarak semakin dekat pada kedua kasus, para peneliti berfokus untuk membuat permukaan menjadi lebih rata, sehingga wafer yang terikat dapat menempel lebih baik dan mengurangi waktu dan kompleksitas proses secara keseluruhan. Melakukan hal ini dengan benar dapat merevolusi cara chip dirancang.

WoW, kurangi jaraknya

Penelitian wafer-on-wafer (WoW) baru-baru ini telah mencapai nada yang paling ketat - sekitar 360 nanometer hingga 500 nanometer - yang berarti mengerahkan banyak upaya pada satu hal: kerataan. Untuk menggabungkan dua wafer dengan akurasi 100 nanometer, seluruh wafer harus hampir rata seluruhnya. Jika sedikit bengkok atau terpelintir, seluruh bagiannya tidak akan tersambung.

Planarisasi wafer memerlukan proses yang disebut planarisasi mekanik kimia (CMP). Hal ini penting untuk pembuatan chip, terutama untuk memproduksi lapisan interkoneksi di atas transistor.

“CMP adalah parameter penting dalam ikatan hibrida yang harus kita kendalikan,” kata Souriau. Hasil yang dipresentasikan di ECTC menunjukkan bahwa CMP dibawa ke tingkat lain, tidak hanya membuat seluruh wafer menjadi planar, tetapi juga mengurangi kebulatan lapisan isolasi antara bantalan tembaga ke tingkat nanometer untuk memastikan koneksi yang lebih baik.

Peneliti lain sedang berupaya untuk memastikan bahwa bagian datar ini dapat direkatkan dengan cukup kuat. Mereka mencoba menggunakan bahan permukaan yang berbeda, seperti silikon karbonitrida sebagai pengganti silikon oksida, dan menggunakan protokol berbeda untuk mengaktifkan permukaan secara kimia. Awalnya, ketika wafer atau chip disatukan, keduanya disatukan oleh ikatan hidrogen yang relatif lemah, dan kekhawatirannya adalah apakah wafer atau chip tersebut akan tetap di tempatnya selama langkah pemrosesan lebih lanjut. Setelah disambungkan, wafer dan chip dipanaskan secara perlahan, suatu proses yang disebut anil, dirancang untuk membentuk ikatan kimia yang lebih kuat. Seberapa kuat ikatan ini—dan bahkan bagaimana cara mengetahuinya—adalah subyek dari banyak penelitian yang dipresentasikan di ECTC.

Kekuatan ikatan akhir sebagian berasal dari sambungan tembaga. Langkah anil menyebabkan tembaga mengembang pada celahnya, membentuk jembatan konduktif. Seung Ho Hahn dari Samsung menjelaskan bahwa mengendalikan ukuran kesenjangan adalah kuncinya. Jika mengembang terlalu sedikit maka tembaga tidak akan melebur, terlalu mengembang maka wafer akan terdorong terpisah. Ini adalah masalah skala nano, dan Hahn melaporkan pekerjaan pada proses kimia baru yang ia harap akan mencapai hal ini dengan mengetsa satu lapisan atom tembaga pada suatu waktu.

Kualitas koneksi juga penting. Logam dalam interkoneksi chip bukanlah kristal tunggal; melainkan terdiri dari banyak butiran yang berorientasi ke arah berbeda. Bahkan setelah tembaga memuai, batas butir logam biasanya tidak terbentang dari satu sisi ke sisi lainnya. Persimpangan ini akan mengurangi resistensi sambungan dan meningkatkan keandalannya. Para peneliti di Universitas Tohoku di Jepang melaporkan skema metalurgi baru yang pada akhirnya dapat menghasilkan kristal tembaga tunggal berukuran besar yang melintasi batas-batas. “Ini adalah perubahan besar,” kata Takafumi Fukushima, seorang profesor di Universitas Tohoku di Jepang. “Kami sekarang sedang menganalisis alasan di baliknya.”

Eksperimen lain yang dibahas di ECTC berfokus pada penyederhanaan proses pengikatan. Beberapa telah mencoba menurunkan suhu anil yang diperlukan untuk membentuk ikatan (biasanya sekitar 300 °C) untuk meminimalkan risiko kerusakan pada chip akibat pemanasan yang berkepanjangan. Para peneliti di Applied Materials menjelaskan kemajuan dalam metode yang secara signifikan dapat mengurangi waktu yang diperlukan untuk anil—dari jam menjadi hanya 5 menit.

Kontrak Karya yang luar biasa

Imec menggunakan etsa plasma untuk memotong chip dan memberikan sudut yang dilubangi. Teknologi ini menghilangkan tekanan mekanis yang dapat mengganggu ikatan.

Saat ini, ikatan hibrida chip-on-wafer (CoW) lebih berguna bagi pembuat CPU dan GPU tingkat lanjut: Hal ini memungkinkan pembuat chip untuk menumpuk chiplet dengan ukuran berbeda dan mengikat setiap chip sebelum mengikatnya ke chip lain tidak menimbulkan masalah. Lagi pula, satu bagian yang rusak dapat merusak keseluruhan CPU yang mahal.

Namun Kontrak Karya mempunyai semua kesulitan yang dimiliki WoW, dengan pilihan yang lebih sedikit untuk memitigasinya. Misalnya, CMP dirancang untuk meratakan wafer, bukan chip individual. Setelah cetakan dipotong dari wafer sumber dan diuji, hanya sedikit yang bisa dilakukan untuk meningkatkan kesiapan ikatannya.

Meskipun demikian, para peneliti di Intel melaporkan ikatan hybrid CoW dengan pitch 3 μm, dan seperti disebutkan di atas, tim di Imec berhasil mencapai pitch 2 μm, terutama dengan membuat cetakan yang ditransfer menjadi sangat rata saat cetakan masih terpasang wafer dan menjaganya tetap bersih selama proses berlangsung. .

Kedua tim menggunakan etsa plasma untuk memotong chip, bukan metode penggergajian (pisau) yang umum. Tidak seperti menggergaji, pengetsaan plasma tidak menyebabkan bagian tepinya terkelupas, sehingga menimbulkan serpihan yang dapat mengganggu sambungan. Hal ini juga memungkinkan tim Imec untuk membentuk chip, menciptakan sudut miring untuk menghilangkan tekanan mekanis yang dapat merusak sambungan.

Ikatan hibrida CoW sangat penting untuk masa depan memori bandwidth tinggi (HBM), menurut beberapa peneliti ECTC. HBM adalah die stack DRAM di atas chip logika kontrol (saat ini die high 8-12). HBM sering kali ditempatkan dalam paket yang sama dengan GPU kelas atas dan sangat penting untuk memproses data besar yang diperlukan untuk menjalankan model bahasa besar seperti ChatGPT. Saat ini, cetakan HBM ditumpuk menggunakan teknologi microbump, sehingga terdapat bola solder kecil yang dikelilingi oleh bahan pengisi organik di antara setiap lapisan.

Namun seiring dengan semakin meningkatnya kebutuhan memori oleh AI, produsen DRAM berharap dapat menumpuk 20 lapisan atau lebih dalam chip HBM. Volume yang diambil oleh microbumps berarti tumpukan ini dapat dengan cepat menjadi terlalu tinggi untuk dapat dimasukkan ke dalam paket GPU. Ikatan hibrid mengurangi ketinggian HBM dan memudahkan pembuangan panas berlebih dari kemasan karena ketahanan termal antar lapisan akan lebih kecil.

Di ECTC, para insinyur Samsung mendemonstrasikan bahwa ikatan hibrid dapat menghasilkan tumpukan HBM 16 lapis. “Saya pikir tumpukan lebih dari 20 lapisan dapat dibuat menggunakan teknologi ini,” kata Hyeonmin Lee, insinyur senior di Samsung. Teknologi KK baru lainnya juga membantu menghadirkan ikatan hibrid ke memori bandwidth tinggi.

Souriau mengatakan para peneliti di CEA Leti sedang mengeksplorasi apa yang disebut teknologi penyelarasan diri. Hal ini akan membantu memastikan sambungan Kontrak Karya yang baik hanya dengan menggunakan proses kimia. Beberapa bagian dari setiap permukaan akan menjadi hidrofobik, sementara bagian lainnya akan menjadi hidrofilik, menyebabkan permukaan secara otomatis meluncur ke tempatnya.

Di ECTC, para peneliti dari Northeastern University dan Yamaha Robotics melaporkan pekerjaan pada skema serupa, menggunakan tegangan permukaan air untuk menyelaraskan bantalan 5 μm pada chip DRAM eksperimental dengan akurasi lebih baik dari 50 nm.

Batas atas ikatan campuran

Para peneliti hampir pasti akan terus mengurangi jarak koneksi terikat hibrida. Han-Jong Chia, manajer proyek sistem pathfinding di TSMC, mengatakan: "Pitch WoW 200 nm tidak hanya mungkin, tetapi juga ideal." TSMC berencana meluncurkan teknologi yang disebut backside power delivery dalam waktu dua tahun. Intel berencana mencapai tujuan yang sama pada akhir tahun ini. Teknologi ini menempatkan interkoneksi pengiriman daya chip di bawah permukaan silikon, bukan di atasnya.

Peneliti TSMC menghitung bahwa dengan mengecualikan saluran listrik ini, lapisan paling atas dapat terhubung dengan lebih baik ke bantalan ikatan hibrida yang lebih kecil. Transmisi bertenaga bagian belakang yang menggunakan bantalan terikat 200 nm akan mengurangi kapasitansi koneksi 3D sedemikian rupa sehingga efisiensi energi dan pengukuran kecepatan sinyal akan 8 kali lebih baik daripada yang dapat dicapai dengan menggunakan bantalan terikat 400 nm.

Ikatan hibrida chip-on-wafer lebih berguna daripada ikatan wafer-on-wafer karena dapat menempatkan satu ukuran cetakan ke wafer cetakan yang lebih besar. Namun, kepadatan sambungan yang dapat dicapai lebih rendah dibandingkan dengan ikatan wafer pada wafer.

Chia mengatakan bahwa suatu saat nanti, jika jarak ikatan semakin menyusut, blok sirkuit "melipat" mungkin menjadi praktis. Beberapa koneksi yang sekarang panjang di dalam blok mungkin dapat mengambil jalan pintas vertikal, sehingga mempercepat komputasi dan mengurangi konsumsi daya.

Selain itu, ikatan hibrid mungkin tidak terbatas pada silikon. “Ada banyak kemajuan saat ini dengan silikon pada wafer silikon, tetapi kami juga melihat ikatan hibrid antara galium nitrida dan wafer silikon dan wafer kaca… segala sesuatu mungkin terjadi,” kata Souriau dari CEA Leti chip komputasi, yang melibatkan penyelarasan dan pengikatan niobium superkonduktor, bukan tembaga.

Konten referensi: https://spectrum.ieee.org/hybrid-bonding Kembali ke Sohu untuk melihat lebih lanjut