notícias

pode melhorar o processo de litografia euv. diz-se que a samsung está testando equipamentos gcb, que podem se tornar uma ferramenta de redução de custos para processos avançados.

2024-09-03

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

"kechuangban daily" notícias de 3 de setembro de acordo com a mídia coreana theelec, a samsung está testando equipamentos de feixe cluster de gás (gcb) fornecidos pela tokyo electronics (tel) para melhorar seu processo de litografia ultravioleta extrema (euv). a tokyo electronics confirmou que a empresa está trabalhando com os clientes para avaliar o desempenho do equipamento e decidir se deve usá-lo em fundições de wafer.

informações públicas mostram que a tokyo electronics é um importante fornecedor de equipamentos de fabricação de semicondutores, principalmente envolvidos na gravação, deposição e limpeza de semicondutores. seus clientes incluem fabricantes avançados de chips de lógica e memória, como tsmc, intel, samsung, etc.

o equipamento incluído no teste e avaliação é denominado acrevia, lançado em julho deste ano. ele utiliza um feixe de gás direcional para gravar no ângulo ideal de inclinação do wafer, conseguindo assim um ajuste preciso do tamanho e formato críticos dos padrões de litografia euv. .

isto não só melhora a precisão dos padrões de fotolitografia, mas também reduz significativamente o risco de danos à superfície do wafer. a tokyo electronics disse que, como ferramenta de modelagem de padrão, o dispositivo pode melhorar a rugosidade da borda do padrão e reduzir defeitos aleatórios de fotolitografia, melhorando assim o rendimento.

samsung espera queo uso de equipamentos gcb ajudará a reduzir o custo de nós avançados. na verdade, uma vez que o equipamento gcb melhora o rendimento do wafer, ele pode reduzir o número de utilizações inválidas do equipamento de litografia, ajudando assim a prolongar a vida útil do equipamento. a samsung também enfatizou que isso reduzirá erros aleatórios no processo de processamento de padrões da tecnologia de litografia euv. menos erros significam custos mais baixos.

nos últimos anos, com o desenvolvimento contínuo da tecnologia de processo, o equipamento de litografia euv tornou-se um item obrigatório para todas as fundições de wafer, e também se seguiram altos custos. em maio deste ano, o vice-presidente sênior da tsmc, zhang xiaoqiang, reclamou em um seminário técnico sobre a mais recente máquina de litografia ultravioleta extrema de alta abertura numérica da asml: “o preço é muito alto”.

para piorar a situação, para continuar reduzindo os designs de chips, os fabricantes de chips costumam usar tecnologia de litografia com vários padrões, que funciona dividindo um padrão complexo de camada única em vários padrões simples e realizando múltiplas exposições em diferentes máscaras para obter o resultado final. padrão desejado.

surgem problemas. embora a aplicação em larga escala de padronização múltipla reduza o design, ela também introduz o risco de defeitos técnicos, como problemas de alinhamento e erros de empilhamento. além disso, a padronização múltipla requer múltiplos ciclos de exposição e gravação, e o processo de fabricação muda significativamente. . amplificação, e cada exposição adicional requer máscaras adicionais e mais ferramentas de litografia. em poucas palavras,o rendimento e a capacidade de produção de chips estão cada vez mais baixos, e o custo é ainda mais agravado

no contexto acima, vários fabricantes de equipamentos semicondutores desencadearam uma onda de redução de custos e melhoria de eficiência. além do equipamento acrevia gcb da tokyo electron, a applied materials lançou o sistema centura sculpta com funções semelhantes em fevereiro do ano passado e o forneceu à intel corporation. .

de acordo com relatos da época, o sistema pode economizar aos fabricantes de chips os seguintes custos: 1) pode economizar aproximadamente us$ 250 milhões em custos de capital ao produzir 100.000 wafers por mês; 2) economizar us$ 50 em custos de fabricação por wafer;3) cada wafer economiza mais de 15 quilowatts-hora de energia.

além disso, em fevereiro deste ano, a applied materials também lançou um novo equipamento de medição de feixe de elétrons projetado especificamente para medir com precisão as dimensões críticas de dispositivos semicondutores usando euv e a tecnologia emergente de litografia euv de alto na.

em relação à entrada em avaliação de teste dos equipamentos gcb da tokyo electronics, a mídia coreana comentou: "o mercado de padronização euv é dominado por materiais aplicados, e os novos equipamentos da tokyo electronics representam um desafio para ele."

(zhang zhen, conselho diário de inovação científica e tecnológica)
relatório/comentários