notizia

il processo di litografia euv può essere migliorato. si dice che samsung stia testando le apparecchiature gcb, che potrebbero diventare uno strumento di riduzione dei costi per processi avanzati.

2024-09-03

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

"kechuangban daily" notizie del 3 settembre secondo il media coreano theelec, samsung sta testando le apparecchiature gas cluster beam (gcb) fornite da tokyo electronics (tel) al fine di migliorare il suo processo di litografia a raggi ultravioletti estremi (euv). tokyo electronics ha confermato che l'azienda sta lavorando con i clienti per valutare le prestazioni dell'attrezzatura per decidere se utilizzarla nelle fonderie di wafer.

le informazioni pubbliche mostrano che tokyo electronics è un importante fornitore di apparecchiature per la produzione di semiconduttori, principalmente impegnato nell'incisione, deposizione e pulizia di semiconduttori. tra i suoi clienti figurano produttori di logica avanzata e chip di memoria, come tsmc, intel, samsung, ecc.

l'apparecchiatura inclusa nel test e nella valutazione si chiama acrevia, che è stata lanciata nel luglio di quest'anno e utilizza un fascio di gas direzionale per incidere all'angolo di inclinazione ottimale del wafer, ottenendo così una regolazione precisa delle dimensioni e della forma critiche dei modelli litografici euv. .

ciò non solo migliora la precisione dei modelli fotolitografici, ma riduce anche significativamente il rischio di danni alla superficie del wafer. tokyo electronics ha affermato che, come strumento di modellazione del modello, il dispositivo può migliorare la ruvidità dei bordi del modello e ridurre i difetti casuali della fotolitografia, migliorando così la resa.

samsung se lo aspettal'uso delle apparecchiature gcb contribuirà a ridurre il costo dei nodi avanzati. infatti, una volta che le apparecchiature gcb migliorano la resa dei wafer, possono ridurre il numero di usi non validi delle apparecchiature di litografia, contribuendo così a prolungare la durata operativa delle apparecchiature. samsung ha inoltre sottolineato che ciò ridurrà gli errori casuali nel processo di elaborazione dei modelli della tecnologia di litografia euv. meno errori significano costi inferiori.

negli ultimi anni, con il continuo sviluppo della tecnologia di processo, le apparecchiature di litografia euv sono diventate un must per tutte le fonderie di wafer, con conseguenti costi elevati. nel maggio di quest’anno, zhang xiaoqiang, vicepresidente senior di tsmc, si è lamentato in un seminario tecnico dell’ultima macchina per litografia ultravioletta estrema ad alta apertura numerica di asml: “il prezzo è troppo alto”.

a peggiorare le cose, per continuare a ridurre la progettazione dei chip, i produttori di chip spesso utilizzano la tecnologia litografica multi-patterning, che funziona suddividendo un modello complesso a strato singolo in più modelli semplici ed eseguendo più esposizioni su diverse maschere etch per ottenere il risultato finale modello desiderato.

sorgono problemi. sebbene l'applicazione su larga scala di modellazioni multiple riduca il design, introduce anche il rischio di difetti tecnici come problemi di allineamento ed errori di impilamento. inoltre, la modellazione multipla richiede cicli di esposizione e incisione multipli e il processo di produzione cambia in modo significativo .amplificazione e ogni esposizione aggiuntiva richiede maschere aggiuntive e più strumenti di litografia. in poche parole,la resa e la capacità produttiva dei trucioli diminuiscono sempre di più e i costi aumentano ulteriormente

in questo contesto, diversi produttori di apparecchiature per semiconduttori hanno avviato un'ondata di riduzione dei costi e miglioramento dell'efficienza. oltre alle apparecchiature acrevia gcb di tokyo electron, applied materials ha lanciato il sistema centura sculpta con funzioni simili nel febbraio dello scorso anno e lo ha fornito a intel corporation. .

secondo i rapporti dell'epoca, il sistema può far risparmiare ai produttori di chip i seguenti costi: 1) può risparmiare circa 250 milioni di dollari in costi di capitale quando si producono 100.000 wafer al mese 2) risparmiare 50 dollari in costi di produzione per wafer; ogni wafer consente di risparmiare più di 15 kilowattora di energia.

inoltre, nel febbraio di quest'anno, applied materials ha anche lanciato una nuova apparecchiatura di misurazione del fascio di elettroni appositamente progettata per misurare con precisione le dimensioni critiche dei dispositivi a semiconduttore utilizzando euv e la tecnologia emergente di litografia high-na euv.

per quanto riguarda l'ingresso nel test di valutazione delle apparecchiature gcb di tokyo electronics, i media coreani hanno commentato: "il mercato della modellazione euv è dominato da applied materials e le nuove apparecchiature di tokyo electronics rappresentano una sfida".

(zhang zhen, comitato quotidiano per l'innovazione scientifica e tecnologica)
segnalazione/feedback