uutiset

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

tsmc valmistautuu täyttämään ai-palvelimien kehittyneiden pakkausten tuotantokapasiteettitarpeet.

heinäkuussa pidetyssä talousraporttikokouksessa tsmc:n puheenjohtaja wei zhejia mainitsi myös vastauksena analyytikkojen huoleen kehittyneiden pakkausten tiukasta cowos-tuotantokapasiteetista, että tekoälyn suosio on ohjannut cowos:n kysyntää tsmc:n cowos-kysynnän vuoksi jatkaa kasvuaan vuodesta 2025 vuoteen 2025. toivomme saavuttavamme tasapainon kysynnän ja tarjonnan välillä vuonna 2026. cowos:n investointeja ei voi tällä hetkellä selkeästi sanoa, koska se yrittää lisätä joka vuosi, että tuotantokapasiteettia viimeksi mainittiin yli kaksinkertaistuu tänä vuonna, ja yhtiö työskentelee myös kovasti tuotantokapasiteetin laajentamiseksi.

tämän tavoitteen saavuttamiseksi tsmc-pakkaukset laajentavat tuotantokapasiteettiaan kiihkeästi.

tehtaiden ostaminen, tehtaiden rakentaminen tsmc jatkaa tuotannon laajentamista

tsmc:n pakkauslaajennusreitillä aiemmin ostettu innolux nanke 4 -tehdas, koodinimellä ap8 tehdasalue, on viisas valinta yrityksen pakkauskehitykseen. koska kauppa eliminoi vuosittaisen ympäristövaikutusten arviointivaiheen, yhtiö odottaa saavansa tehtaan tuotantoon ensi vuoden toisella puoliskolla. taiwanilaisen median mukaan tehtaan tuleva tuotantokapasiteetti on yhdeksän kertaa suurempi kuin zhunan advanced packaging plant, ja se sisältää kiekkovalimon ja 3d ic:n.

tämän vuoden elokuun puolivälissä tsmc ilmoitti käyttävänsä 17,14 miljardia nt$ innoluxin 5,5 sukupolven lcd-paneelitehtaan ostamiseen uutisia, ulkomaailma tiesi, että tsmc oli ottanut johtoaseman.

toimitusketju paljasti, että tärkein syy, miksi tsmc ostaa innolux nanke factory 4:n, on vuotuisen ympäristövaikutusten arviointivaiheen säästäminen toisin kuin edistynyt pakkaustehdas chiayissa, niin kauan kuin tehtaan muutosprojekti toteutetaan, kone pystyy säästämään. asennetaan alle 1 vuodessa. voidaan ottaa tuotantoon muuton jälkeen.

laiteteollisuuden toimijat huomauttivat, että tehdaskaupan vahvistamisen jälkeen tsmc käynnisti ap8-tehtaalle tehdasrakennussuunnitelman, jonka tavoitteena on saada se tuotantoon vuoden 2025 jälkipuoliskolla. samanaikaisesti toteutetaan vastaavia konelaitteiden valmistustilauksia, ja toimitusten odotetaan alkavan ensi vuoden huhtikuussa, jolloin noin 1 koetuotantoa ei ole vaikea aloittaa vuoden toisella puoliskolla ja tuotantoon vuoden toisella puoliskolla.

koska ap8-tehdas on yhdeksän kertaa suurempi kuin zhunan advanced packaging factory, toimitusketju uskoo, että cowos-pakkausten kehittyneen tuotantokapasiteetin lisäksi tulevaisuudessa kehittyneet prosessikiekkojen valimot, fan-out-pakkaukset ja 3d ic -tuotantolinjat voivat myös sijoitettuna.

tehtaiden oston lisäksi myös tsmc:n edellinen tehdasrakentaminen etenee tasaisesti.

tämän vuoden toukokuussa tsmc:n edistynyt pakkaustehdas, joka sijaitsee chiayi science parkissa, aloitti rakentamisen. epäiltyjä raunioita kaivettiin kuitenkin nyt kulttuuriomaisuuslain mukaisesti tehtaan edistymisestä. taiwan kuitenkin sanoi, että kulttuuriomaisuuslakiin liittyvien puhdistustöiden odotetaan valmistuvan tämän vuoden lokakuussa, eikä se vaikuta suunniteltuun tsmc jiaken edistyneen pakkaustehtaan asennukseen ensi vuoden kolmannella neljänneksellä.

aiempien suunnitelmien mukaan tsmc perustaa kaksi cowos:n edistyksellistä pakkaustehdasta chiayihin, joiden massatuotanto oli alun perin suunniteltu vuodelle 2028. prosessiin liittyen kerrotaan, että tämä tehdas keskittyy pääasiassa järjestelmäintegraatioon (soic), ja tsmc on myös optimistinen 3d-pakkauksen suhteen vuoteen 2026 mennessä..

cowos:n suuren kysynnän vuoksi tsmc etsii edelleen sopivia laitosten laajennuspaikkoja taiwanissa aiemmin suunniteltu tongluon tehdas kohtasi vesi- ja maaperäongelmia, kun taas ensimmäinen chiayin tehdas oli tilapäisesti jumissa (jäännöksiä kaivettiin pois), ja se keskittyi pitkän aikavälin valtava kysyntä, joka saa tsmc:n etsimään sopivia paikkoja etukäteen. aiempien tiedotusvälineiden mukaan yunlinin piirikunnan tuomari zhang lishan huomautti, että lääninhallitus on itsenäisesti käynnistänyt "huwein teollisuuspuistosuunnitelman" ja pyrkii varmistamaan, että tsmc perustaa tehtaan noin 29,75 hehtaarin alueelle huwei parkista. , joka sijaitsee lähellä zhongkea.

viimeaikaiset uutiset ovat kuitenkin osoittaneet, että äskettäin ostetun nanken ympäristön lisäksi tsmc on päättänyt hylätä yunlinin ja siirtää tehdasalueensa pingtungiin. tsmc totesi, että tehdaspaikan valinnassa on monia näkökohtia, eikä se sulje pois mitään mahdollisuutta. tämän vuoden alussa paljastui jopa, että johtava kiekkovalimo tsmc harkitsee edistyneen pakkaustehtaan perustamista japaniin, mikä riittää näkemään tämän pakkaustekniikan suosion.

amerikkalaiset juridiset henkilöt arvioivat, että tsmc:n cowos:n kuukausituotanto voi ylittää 32 000 kappaletta vuoden 2025 loppuun mennessä, jos kolmannet osapuolet otetaan mukaan, se voi lähestyä 40 000 kappaletta.

he jun, tsmc:n toimintojen, kehittyneen pakkausteknologian ja -palveluiden johtaja, paljasti myös puolijohdenäyttelyssä, että cowos:n edistyneen pakkausten tuotantokapasiteetin odotetaan kasvavan yli 50 % vuosina 2022–2026, ja sen odotetaan jatkuvan. laajentaa tuotantoa vuoteen 2026 mennessä. viimeisen 3 vuoden aikana tehtaan rakentaminen kesti viisi vuotta, mutta nyt se on lyhennetty kahteen vuoteen asiakkaiden tarpeiden mukaan.

digitimes-tutkimuskeskus huomautti elokuun puolivälissä julkaistussa "ai chip special reportissa", että edistyneiden pakkausten kasvu on edistyneiden prosessien kasvua. kehittyneiden pakkausten alalla ai-sirut ovat erittäin riippuvaisia ​​tsmc:n cowos-pakkausteknologiasta siksi tsmc:n cowos-tuotantokapasiteetin laajennus vuodesta 2023 vuoteen 2028 cagr ylittää 50 % ja valimoteollisuuden kehittyneiden prosessien laajenemisen keskimääräinen vuotuinen kasvunopeus on 23 %.

samalla kun tuotantokapasiteettia on lisätty merkittävästi, tsmc toistaa myös yrityksensä pakkausteknologiaa tarjotakseen enemmän tukea asiakkaille.

pakkausteknologian jatkuva päivitys

hiljattain järjestetyssä pohjois-amerikan asiakkaille suunnatussa seminaarissa siruvalmistaja julkisti kunnianhimoisen etenemissuunnitelman sirupakkauksille ja huippuluokan optisille liitäntätekniikoille. nämä edistysaskeleet käynnistävät todennäköisesti laskennan suorituskyvyn aallon tulevina vuosina.

ensimmäinen on sirupakkaustekniikka, jolle tsmc on antanut nimen "cowos" (chip on wafer substrate), joka on pohjimmiltaan parannettu versio tyypillisestä pienten sirujen suunnittelusta, jossa useita pienempiä siruja on integroitu yhdeksi pakkaukseksi. mutta tsmc vie sen uskomattoman mittakaavan ja monimutkaisuuden uusille tasoille.

nykyinen cowos:n iteraatio tukee väliosia (piipohjaisia ​​kerroksia), jotka ovat jopa 3,3 kertaa suuremmat kuin litografiassa käytetyt tyypilliset valokuvamaskit. mutta vuoteen 2026 mennessä tsmc:n "cowos_l" kasvattaa kokoaan noin 5,5-kertaiseksi maskin kokoon, mikä jättää tilaa suuremmille logiikkasiruille ja jopa 12 hbm-muistipinolle. vain vuotta myöhemmin, vuonna 2027, cowos laajenee silmiä hiveleväksi 8-kertaiseksi maskin kokoiseksi tai jopa suuremmaksi.

puhumme integroidusta paketista, jonka pinta-ala on 6 864 neliömillimetriä, mikä on paljon suurempi kuin luottokortti. nämä cowos-behemotit voivat sisältää neljä pinottua logiikkasirua sekä tusina hbm4-muistipinoa ja muita i/o-siruja.

jotta saat käsityksen sen mittakaavasta, broadcom esitteli myös mukautetun tekoälyprosessorin, jossa on kaksi logiikkasirua ja 12 muistipinoa. siru näyttää suuremmalta kuin nvidian uusin tehokas kiihdytin. raporttien mukaan tällä taijidan wafer substrate chip (cowos) -pakkausteknologiaa käyttävällä sirulla on laskentasiru lähellä fotomaskin rajaa (858 neliömillimetriä, 26 mm x 33 mm).

mutta tämä siru on edelleen pieni verrattuna siihen, mitä tsmc valmistautuu vuodelle 2027. koska kuten edellä mainittiin, tsmc odottaa ratkaisuissaan käyttävän substraatteja aina 120x120 mm asti.

tsmc:n pakkausmaailmassa 3d ic:llä on epäilemättä tärkeä rooli.

myös tämän vuoden teknologiaseminaarissa tsmc hahmotteli tiekartan, joka supistaa teknologian nykyisestä 9 μm:n töyssyvälistä 3 μm:iin vuoteen 2027 mennessä pinoamalla a16- ja n2-siruyhdistelmät yhteen.

raporttien mukaan tsmc:n 3d-pinottu järjestelmä integroidulle sirulle (soic) on tsmc:n toteuttama hybridikiekkosidonta. hybridisidos mahdollistaa kahden edistyneen logiikkalaitteen pinoamisen suoraan päällekkäin, mikä mahdollistaa erittäin tiheät (ja erittäin lyhyet) liitännät kahden sirun välillä ensisijaisesti tehokkaisiin osiin. tällä hetkellä soic-x:ää (bumpless) käytetään tietyissä sovelluksissa, kuten amd:n cpu 3d v-cache -teknologiassa ja heidän instinct mi300 -sarjan ai-tuotteissa. samalla kun käyttöönotto kasvaa, nykyisen sukupolven teknologiaa rajoittavat sirun koko ja liitäntäväli.

mutta jos kaikki menee tsmc:n suunnitelman mukaan, näiden rajoitusten odotetaan katoavan pian. soic - pari. sirut vuorostaan ​​yhdistetään käyttämällä 3 μm:n sidosjakoa piin läpivientien (tsv) kautta, mikä on kolme kertaa nykyisen 9 μm:n tiheys. tällaiset pienet liitännät mahdollistavat suuremman määrän yhteyksiä kaiken kaikkiaan, mikä lisää huomattavasti kootun sirun kaistanleveyden tiheyttä (ja siten suorituskykyä).

sen lisäksi, että tsmc kehittää virheetöntä soic-x-pakkausteknologiaa erittäin korkeaa suorituskykyä vaativille laitteille, se käynnistää lähitulevaisuudessa myös töksähtelevän soic-p-pakkausprosessin. soic-p on suunniteltu halvempiin, heikompitehoisiin sovelluksiin, jotka vaativat edelleen 3d-pinoamista, mutta eivät vaadi ylimääräistä suorituskykyä ja monimutkaisuutta kupari-kupari-tsv-liitännöistä. tämä pakkaustekniikka mahdollistaa useammille yrityksille mahdollisuuden hyödyntää soic-ratkaisuja, ja vaikka tsmc ei voi puhua asiakkaidensa suunnitelmien puolesta, tekniikan halvemmat versiot voivat tehdä siitä sopivan kustannustietoisempiin kuluttajasovelluksiin.

tsmc:n tämänhetkisten suunnitelmien mukaan yhtiö tarjoaa vuoteen 2025 mennessä front-to-back (f2b) lyötyjä soic-p-teknologiaa, joka voi yhdistää 0,2 maskin kokoiset n3 (3nm) yläsirut n4:n (4nm) kanssa. yhdistetty käyttämällä 25 μm:n jakoa. vuonna 2027 tsmc tuo markkinoille front-to-back (f2f) bump soic-p -teknologian, joka voi sijoittaa n2-yläsirun n3-alasirun päälle, jonka jakoväli on 16 μm.

vielä on paljon tehtävää, jotta soic:t tulisivat suositummiksi ja saavutettavimmiksi sirukehittäjien keskuudessa, mukaan lukien sirujen välisten rajapintojen parantaminen. mutta tsmc näyttää olevan erittäin optimistinen alan soic:n käyttöönotosta ja odottaa julkaisevansa noin 30 soic-mallia vuoteen 2026–2027 mennessä.

taiwanilainen media trendforce lainasi tsmc:n kehittyneen pakkausteknologian ja -palveluiden varajohtajaa aiemmassa puheessaan semicon taiwanissa tsmc uskoo, että 3d-ic on avainmenetelmä tekoälymuistin ja logiikkasirujen integroimiseksi. hän jun huomautti myös, että globaalien puolijohdemarkkinoiden odotetaan kasvavan biljoonan dollarin teollisuudeksi vuonna 2030, josta hpc ja tekoäly ovat tärkeimmät liikkeellepanevat voimat, joiden osuus on 40%. pakkaus.

hän jun sanoi, että syy, miksi asiakkaat päättävät käyttää 3d ic -alustoja monisiruisten ai-sirujen suunnitteluun ja valmistukseen, liittyy sen alhaisempiin kustannuksiin ja pienentyneeseen suunnittelun muunnostaakkaan.

hän jun selitti, että muuntamalla perinteinen soc+hbm-suunnittelu siru- ja hbm-arkkitehtuuriksi, uusi logiikkasiru on ainoa komponentti, joka on suunniteltava tyhjästä, kun taas muut komponentit, kuten i/o ja soc, voivat käyttää olemassa olevia prosessiteknologioita. . tämä lähestymistapa voi vähentää tuotantokustannuksia jopa 76 %. hän totesi, että vaikka uusi arkkitehtuuri saattaa nostaa tuotantokustannuksia 2 %, kokonaiskustannukset (tco) paranevat 22 % näiden tehokkuusetujen ansiosta.

3d ic:llä on kuitenkin edelleen haasteita, erityisesti suorituskyvyn parantamisessa. hän painotti, että avain 3d-piirin tuotantokapasiteetin parantamiseen on sirun koosta ja prosessin monimutkaisuus. mitä tulee sirun kokoon, suurempiin siruihin mahtuu enemmän siruja, mikä parantaa suorituskykyä. tämä kuitenkin myös lisää prosessin monimutkaisuutta, mikä saattaa kolminkertaistaa vaikeuden. lisäksi on olemassa riskejä, jotka liittyvät lastun kohdistusvirheeseen, rikkoutumiseen ja epäonnistumiseen poistamisen aikana.

näihin riskihaasteisiin vastaamiseksi he jun tunnisti kolme keskeistä tekijää: työkalujen automatisoinnin ja standardoinnin, prosessin hallinnan ja laadun sekä 3dfabricin valmistusalustan tuen.

työkalujen automatisoinnin ja standardoinnin kannalta tsmc:n ja sen työkalutoimittajien erilaiset ominaisuudet ovat kriittisiä. tällä hetkellä tsmc:llä on 64 toimittajaa, ja sillä on kyky ottaa johtava asema kehittyneiden pakkaustyökalujen alalla. prosessin ohjauksen ja laadun osalta tsmc käyttää korkearesoluutioisia pnp-työkaluja ja tekoälypohjaista laadunvalvontaa varmistaakseen kattavan ja vankan laadunhallinnan. lopuksi se käyttää 3dfabricin valmistusalustaa integroidakseen 1 500 materiaalia toimitusketjuun optimoinnin saavuttamiseksi.

optoelektroninen pakkaus, tsmc:n seuraava tavoite

samalla kun perinteisiä sähköpakkauksia kehitetään voimakkaasti, valosta on tullut myös tsmc:n painopiste.

tämän vuoden teknisessä seminaarissa tsmc paljasti myös "3d optical engine" -strategiansa, jonka tavoitteena on integroida salamannopeita optisia liitäntöjä asiakassuunnitelmiinsa. koska kaistanleveys vaatii aaltoa, kuparilanka ei yksinkertaisesti pysty vastaamaan huippuluokan datakeskusten ja hpc-työkuormien vaatimuksiin. integroitua piifotoniikkaa hyödyntävät optiset linkit tarjoavat suuremman suorituskyvyn ja pienemmän virrankulutuksen.

tsmc sanoi, että yritys kehittää compact universal photonic engine (coup: compact universal photonic engine) -tekniikkaa tukemaan ai-buumin aiheuttamaa tiedonsiirron räjähdysmäistä kasvua. coupe käyttää soic-x-sirujen pinoamistekniikkaa pinoamaan elektronisia siruja fotonisten sirujen päälle, mikä tarjoaa pienimmän impedanssin sirujen välisessä rajapinnassa ja on energiatehokkaampi kuin perinteiset pinoamismenetelmät. tsmc suunnittelee saavansa coupe-sertifikaatin pienimuotoiseksi liitettäviksi laitteiksi vuonna 2025, minkä jälkeen se integroidaan cowos-pakettiin co-packed optics (cpo) vuonna 2026, mikä tuo optisen liitettävyyden suoraan pakettiin.

kehittyneen 3d-pinoamistekniikan avulla tsmc pakkaa elektroniset ja fotoniset laitteet yhteen. ensimmäinen sukupolvi liitetty standardikuituporttiin nopeudella 1,6 tbps, joka on kaksi kertaa nopeampi kuin nykypäivän huippuluokan ethernet. toisen sukupolven tuote nostaa nopeudet 6,4 tbps:iin integroimalla coupe:n prosessorin kanssa tsmc:n cowos-pakettiin. tiekartan huipentuma on cowos "coupe interposer" -muotoilu, jossa on hämmästyttävä 12,8 tbps kuitukaistanleveys.

mitä tulee tsmc:n piifotoniikkateknologiaan, vaikka yritys on vasta äskettäin ilmoittanut suunnitelmistaan. mutta taiwanilaisten tiedotusvälineiden mukaan heillä oli suunnitelmia tähän hyvin varhain.

taiwanilaiset tiedotusvälineet ilmoittivat, että käyttämällä incopat-patenttitietokantaa cpo-pakkausoptiikan patenttiteknologian nykytilan etsimiseen he havaitsivat, että tsmc on jo käynnistänyt asettelun tällä teknologia-alalla ja on tällä hetkellä yksi suurimmista patentinhaltijoista tällä alalla. esimerkiksi tsmc jätti jo vuonna 2013 patentin us9423578b2, jossa ehdotettiin optisten signaalien käyttöä sähköisten signaalien sijaan tiedonsiirrossa ratkaisemaan ongelma, että erityyppisissä ic:issä käytetyt sähköiset signaalit ovat myös alttiita kapasitanssin, induktanssin aiheuttamille lisääntyneille viiveille. tai vastus ic:ssä. koska tätä tekniikkaa ehdotettiin aiemmin, siitä on tullut ennakkotapaus monille muille patenteille.

aiemmin tässä kuussa tsmc osallistui myös piin fotoniikan allianssin perustamiseen, mikä loi vankan perustan tämän tekniikan popularisoinnille.

tsmc:n apulaisjohtaja xu guojin mainitsi puheessaan allianssin perustamisen yhteydessä, että koko puolijohdeteollisuus on kokenut 60 tai 70 vuoden kehitystyön. komplementaarinen metallioksidipuolijohde) komponenttiteknologia, joka on myös piin ydin fotoniikan käyttämä prosessitekniikka yhdistää fotonit ja elektroniikan. hän huomautti, että kun cmos:sta tulee kaupallisten sovellusten valtavirta, teollinen kehitys selkiytyy tuotesuunnittelun ja tutkimuksen ja kehityksen osalta ja työnjako alku- ja loppupään välillä selkiytyy. erityisesti energiansäästö on suuri etu.

xu guojin uskoo, että tällä hetkellä optiset komponentit ja piin fotonikomponentit ovat kukinnan alkuvaiheessa. tekoälyn aikakauden massiivisten tietojenkäsittely- ja tiedonsiirtovaatimusten vuoksi energiankulutuksesta on tullut tärkeä kysymys, ja piin fotonikomponenttien käyttöönotosta. on tullut tärkeä trendi datakeskuksissa.

yllä olevista raporteista voimme myös nähdä, että tästä etupään jättiläisestä on tullut hyvin ansaittu jättiläinen pakkausalalla.

viitelinkki

https://www.bnext.com.tw/article/80382/semi-silicon-photonics-industry-alliance-launch

https://www.anandtech.com/show/21414/tsmcs-3d-stacked-soic-packaging-making-quick-progress-3um-pitch-in-2027

https://synergytek.com.tw/blog/2024/06/25/tsmc_cpo_technology_roadmap/

https://www.trendforce.com/news/2024/09/05/news-tsmc-to-provide-3dic-integration-for-ai-chips-in-2027-featuring-12-hbm4-and-chiplets- valmistettu-a16/

https://www.techspot.com/news/102779-tsmc-lays-out-roadmap-massive-kilowatt-class-chip.html

https://www.anandtech.com/show/21373/tsmc-adds-silicon-photonics-coupe-roadmap-128tbps-on-package