समाचारं

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

विदेशीय हार्डवेयर विशेषज्ञ नेमेज् बिलिबिली नेटिजन्स् इत्यस्य "बकवास" आधारमानचित्रस्य उपयोगेन चन्द्रसरोवरस्य आन्तरिकसंरचनात्मकविन्यासस्य विस्तृतविश्लेषणं कृतवान्, कोर अल्ट्रा २००वी श्रृङ्खलाप्रोसेसरः बृहत्-लघु-कोरस्य वितरणम् अतीव रोचकम् अस्ति

कोर अल्ट्रा 200v प्रोसेसरः कम्प्यूटिंग् मॉड्यूल् तथा प्लेटफॉर्म कंट्रोलर मॉड्यूल् इति विभक्तः अस्ति, ये क्रमशः tsmc इत्यस्य 3nm तथा 6nm प्रक्रियां स्वीकुर्वन्ति, तथा च tsmc इत्यस्य 22nm इत्यनेन निर्मितस्य सबस्ट्रेट् इत्यस्य उपरि संयुक्तरूपेण स्थापिताः सन्ति

गणनामॉड्यूलक्षेत्रं १६.२७×८.५८] अस्ति१३९.६० वर्गमिलिमीटर्, मञ्चनियन्त्रकमॉड्यूलक्षेत्रं ११.५१×३.९७] अस्ति४५.६९ वर्गमिलिमीटर्, आधारक्षेत्रं १६.७७×१३.१०= अस्ति२१९.६९ वर्गमिलिमीटर् ।

कम्प्यूट मॉड्यूल

मञ्च नियंत्रक मॉड्यूल

आधार

अस्य अन्यत् प्रमुखं विशेषता अस्ति यत् एतत् द्वौ lpddr5x स्मृतौ पैक् करोति, यत् मदरबोर्डक्षेत्रं नोटबुकस्थानं च रक्षितुं सहायकं भवति, येन इदं पतलं लघु च भवति अथवा बृहत्तरं बैटरी स्थापयति एतत् प्रणालीसञ्चारप्रदर्शनं सुधारयितुम्, विलम्बतां न्यूनीकर्तुं, प्रणालीं च बहुधा सुधारयति संचारप्रदर्शनं समग्रं विद्युत्-उपभोगं न्यूनीकरोतु।

विश्लेषणपत्रात् द्रष्टुं शक्यते यत्...lion cove आर्किटेक्चरस्य चत्वारः p-कोर् कम्प्यूटिंग् मॉड्यूलस्य दक्षिणे धारायाम् स्थिताः सन्ति, यत्र मध्ये साझाः 12mb स्तर 3 कैशः सैण्डविच् कृतः, प्रत्येकं 3mb चतुर्णां खण्डेषु विभक्तः

प्रत्येकस्य कोरस्य स्वकीयः २.५mb l2 cache अस्ति, यः अपि द्वयोः खण्डयोः विभक्तः अस्ति ।

तस्य पार्श्वे चतुर्णां स्काईमोण्ट् आर्किटेक्चर ई-कोर्-समूहः अस्ति, यः सामूहिकरूपेण 12mb l2-सञ्चयं साझां करोति, यः त्रयः खण्डाः विभक्तः अस्ति ।

तुलनायां .चतुर्णां e कोरानां क्षेत्रफलं एकस्य p कोरस्य अपेक्षया किञ्चित् बृहत्तरं भवति, यत् निःसंदेहं अत्यन्तं प्रशंसनीयं भवति, यतः पूर्वपीढीयाः चतुर्णां e कोरानां क्षेत्रफलं एकस्य p कोरस्य प्रायः समानम् आसीत्, तथा च ipc प्रदर्शनं e कोरस्य एषा पीढी पूर्णाङ्के प्लवमानबिन्दौ च ३८% सुधारिता अस्ति, परन्तु क्षेत्रे महती वृद्धिः न अभवत् ।

वामभागे अधिकं npu ai इञ्जिन् अस्ति, यत् nce mac arrays इत्यस्य षट् समूहेषु विभक्तम् अस्ति प्रत्येकं समूहस्य 2mb cache इति अनुमानितम् अस्ति ।

वामभागे gpu कोर प्रदर्शनं, xe2 lpg आर्किटेक्चरस्य कुलम् अष्टकोराणि, 8mb l2 cache च द्वयोः खण्डयोः विभक्तं च अस्ति ।

अत्र मीडिया इञ्जिन्, डिस्प्ले इञ्जिन्, ८mb slc सिस्टम् कैश, १२८-बिट् lpddr5x-8533 मेमोरी कंट्रोलर् च सन्ति ।

प्लेटफॉर्म नियन्त्रकमॉड्यूले pcie 4.0/5.0 नियन्त्रकः, thunderbolt नियन्त्रकः, usb 3.x/2.0 नियन्त्रकः, wi-fi तथा bluetooth नियन्त्रकः इत्यादयः सन्ति ।

प्लेटफॉर्म नियन्त्रकमॉड्यूल् तथा कम्प्यूटिङ्ग् मॉड्यूल् द्वयोः मॉड्यूल् सेतुयोः (tile bridge) माध्यमेन परस्परं सम्बद्धौ स्तः ।