2024-10-07
한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina
外国のハードウェア専門家 nemez 氏は、bilibili ネチズンの「でたらめ」ベース マップを使用して、core ultra 200v シリーズ プロセッサである lunar lake の内部構造レイアウトの詳細な分析を実施しました。大小のコアの分布は非常に興味深いです。
core ultra 200vプロセッサはコンピューティングモジュールとプラットフォームコントローラモジュールに分かれており、それぞれtsmcの3nmと6nmプロセスを採用し、tsmcの22nmで製造された基板上に一緒に配置されています。
演算モジュールの面積は16.27×8.58＝139.60平方ミリメートル、プラットフォームコントローラーモジュールの面積は11.51×3.97＝45.69平方ミリメートル、底面積は 16.77×13.10=219.69平方ミリメートル。
コンピューティングモジュール
プラットフォームコントローラーモジュール
ベース
もう 1 つの大きな特徴は、2 つの lpddr5x メモリを搭載していることです。これにより、マザーボード領域とノートブックのスペースが節約され、より薄く軽量になり、より大きなバッテリーが搭載されます。また、システムの通信パフォーマンスが向上し、遅延が減少し、システムが大幅に改善されます。全体的な消費電力を削減します。
分析チャートからわかるのは、lion cove アーキテクチャの 4 つの p コアはコンピューティング モジュールの右端に配置され、間に共有 12mb レベル 3 キャッシュが挟まれ、それぞれ 3mb の 4 つのブロックに分割されます。
各コアには独自の 2.5mb l2 キャッシュがあり、これも 2 つのブロックに分割されています。
その隣には 4 つの skymont アーキテクチャ e コアのグループがあり、集合的に 12mb l2 キャッシュを共有し、3 つのブロックに分割されています。
比較すると、4 つの e コアの面積は 1 つの p コアの面積よりもわずかに大きく、前世代の 4 つの e コアの面積は 1 つの p コアにほぼ等しく、ipc パフォーマンスは 1 つの p コアの面積よりもわずかに大きいことは間違いありません。この世代の e コアは、整数および浮動小数点で 38% 向上し、68% 増加しましたが、面積は大幅に増加しませんでした。
さらに左側には npu ai エンジンがあり、nce mac アレイの 6 つのグループに分割されており、各グループには 2mb のキャッシュがあると推測されます。
左端にはgpuコアの表示があり、合計8個のxe2 lpgアーキテクチャのコアと、2つのブロックに分割された8mbのl2キャッシュが表示されます。
メディア エンジン、ディスプレイ エンジン、8mb slc システム キャッシュ、128 ビット lpddr5x-8533 メモリ コントローラーもあります。
プラットフォーム コントローラー モジュールには、pcie 4.0/5.0 コントローラー、thunderbolt コントローラー、usb 3.x/2.0 コントローラー、wi-fi および bluetooth コントローラーなどが含まれます。
プラットフォーム コントローラー モジュールとコンピューティング モジュールは、2 つのモジュール ブリッジ (タイル ブリッジ) を介して相互に接続されます。
