noticias

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

el experto extranjero en hardware nemez utilizó el mapa base de "mierda" de los internautas de bilibili para realizar un análisis detallado del diseño estructural interno de lunar lake, el procesador de la serie core ultra 200v. la distribución de núcleos grandes y pequeños es muy interesante.

el procesador core ultra 200v está dividido en un módulo informático y un módulo controlador de plataforma, que adoptan los procesos de 3 nm y 6 nm de tsmc respectivamente, y se colocan conjuntamente sobre un sustrato fabricado por 22 nm de tsmc.

el área del módulo de cálculo es 16,27×8,58＝139,60 milímetros cuadrados, el área del módulo del controlador de plataforma es 11,51×3,97＝45,69 milímetros cuadrados, el área base es 16,77×13,10=219,69 milímetros cuadrados.

módulo de computación

módulo controlador de plataforma

base

otra característica importante es que incluye dos memorias lpddr5x, lo que ayuda a ahorrar área de la placa base y espacio en la computadora portátil, haciéndola más delgada y liviana o colocando una batería más grande. también ayuda a mejorar el rendimiento de la comunicación del sistema, reducir la latencia y mejorar enormemente el sistema. rendimiento de la comunicación. reducir el consumo general de energía.

se puede observar en el cuadro de análisis quecuatro núcleos p de la arquitectura lion cove están ubicados en el borde derecho del módulo informático, con un caché compartido de nivel 3 de 12 mb intercalado, dividido en cuatro bloques de 3 mb cada uno.

cada núcleo tiene su propia caché l2 de 2,5 mb, que también está dividida en dos bloques.

junto a él hay un grupo de cuatro núcleos e de arquitectura skymont, que comparten colectivamente un caché l2 de 12 mb, dividido en tres bloques.

en comparación,el área de cuatro núcleos e es ligeramente mayor que la de un núcleo p, lo que sin duda es bastante encomiable, porque el área de cuatro núcleos e de la generación anterior era aproximadamente igual a un núcleo p, y el rendimiento ipc de esta generación de núcleos e se mejoró en un 38% en números enteros y de punto flotante. aumentó en un 68%, pero el área no aumentó significativamente.

más a la izquierda está el motor npu ai, que está dividido en seis grupos de matrices nce mac. se supone que cada grupo tiene un caché de 2 mb.

en el borde izquierdo está la pantalla del núcleo de la gpu, un total de ocho núcleos de arquitectura xe2 lpg y un caché l2 de 8 mb dividido en dos bloques.

también hay motores de medios, motores de visualización, caché del sistema slc de 8 mb y controlador de memoria lpddr5x-8533 de 128 bits.

el módulo controlador de plataforma contiene un controlador pcie 4.0/5.0, un controlador thunderbolt, un controlador usb 3.x/2.0, un controlador wi-fi y bluetooth, etc.

el módulo controlador de plataforma y el módulo informático están conectados entre sí a través de dos puentes de módulo (tile bridge).