nouvelles

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

l'expert en matériel étranger nemez a utilisé la carte de base « conneries » des internautes de bilibili pour effectuer une analyse détaillée de la disposition structurelle interne de lunar lake, le processeur de la série core ultra 200v. la répartition des grands et petits cœurs est très intéressante.

le processeur core ultra 200v est divisé en un module informatique et un module contrôleur de plate-forme, qui adoptent respectivement les processus 3 nm et 6 nm de tsmc, et sont placés conjointement sur un substrat fabriqué par 22 nm de tsmc.

la zone du module de calcul est de 16,27 × 8,58＝139,60 millimètres carrés, la zone du module de contrôleur de plate-forme est de 11,51 × 3,97＝45,69 millimètres carrés, la surface de base est de 16,77 × 13,10 =219,69 millimètres carrés.

module de calcul

module de contrôleur de plate-forme

base

une autre caractéristique majeure est qu'il contient deux mémoires lpddr5x, ce qui permet d'économiser de l'espace sur la carte mère et sur l'ordinateur portable, en le rendant plus fin et plus léger ou en installant une batterie plus grande. il contribue également à améliorer les performances de communication du système, à réduire la latence et à améliorer considérablement le système. performances de communication. réduire la consommation d’énergie globale.

il ressort du tableau d'analyse quequatre cœurs p de l'architecture lion cove sont situés sur le bord droit du module informatique, avec un cache partagé de niveau 3 de 12 mo pris en sandwich entre les deux, divisé en quatre blocs de 3 mo chacun.

chaque cœur possède son propre cache l2 de 2,5 mo, également divisé en deux blocs.

a côté se trouve un groupe de quatre e-cores d'architecture skymont, partageant collectivement un cache l2 de 12 mo, divisé en trois blocs.

en comparaison,la surface de quatre cœurs e est légèrement plus grande que celle d'un cœur p, ce qui est sans aucun doute tout à fait louable, car la surface de quatre cœurs e de la génération précédente était approximativement égale à un cœur p, et les performances ipc de cette génération de cœurs e a été améliorée de 38% en nombre entier et en virgule flottante. elle a augmenté de 68%, mais la surface n'a pas augmenté de manière significative.

plus à gauche se trouve le moteur npu ai, qui est divisé en six groupes de baies nce mac. chaque groupe est supposé avoir un cache de 2 mo.

sur le bord gauche se trouvent l'affichage du cœur du gpu, un total de huit cœurs de l'architecture xe2 lpg et un cache l2 de 8 mo divisé en deux blocs.

il existe également des moteurs multimédias, des moteurs d'affichage, un cache système slc de 8 mo et un contrôleur de mémoire lpddr5x-8533 128 bits.

le module contrôleur de plate-forme contient un contrôleur pcie 4.0/5.0, un contrôleur thunderbolt, un contrôleur usb 3.x/2.0, un contrôleur wi-fi et bluetooth, etc.

le module contrôleur de plate-forme et le module informatique sont connectés l'un à l'autre via deux ponts de modules (tile bridge).