notícias

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

o especialista estrangeiro em hardware nemez usou o mapa base "besteira" dos internautas de bilibili para realizar uma análise detalhada do layout estrutural interno do lunar lake, o processador da série core ultra 200v. a distribuição de núcleos grandes e pequenos é muito interessante.

o processador core ultra 200v é dividido em um módulo de computação e um módulo controlador de plataforma, que adotam os processos de 3nm e 6nm da tsmc, respectivamente, e são colocados juntos em um substrato fabricado pela tsmc de 22nm.

a área do módulo de cálculo é 16,27×8,58＝139,60 milímetros quadrados, a área do módulo do controlador da plataforma é 11,51 × 3,97＝45,69 milímetros quadrados, a área da base é 16,77×13,10=219,69 milímetros quadrados.

módulo de computação

módulo controlador de plataforma

base

outra característica importante dele é que ele contém duas memórias lpddr5x, o que ajuda a economizar área da placa-mãe e espaço do notebook, tornando-o mais fino e leve ou colocando uma bateria maior. também ajuda a melhorar o desempenho da comunicação do sistema, reduzir a latência e melhorar muito o sistema. desempenho de comunicação.

pode-se ver no gráfico de análise quequatro núcleos p da arquitetura lion cove estão localizados na borda direita do módulo de computação, com um cache compartilhado de 12 mb de nível 3 entre eles, dividido em quatro blocos de 3 mb cada.

cada núcleo possui seu próprio cache l2 de 2,5 mb, que também é dividido em dois blocos.

ao lado está um grupo de quatro e-cores da arquitetura skymont, compartilhando coletivamente um cache l2 de 12 mb, dividido em três blocos.

em comparação,a área de quatro núcleos e é ligeiramente maior que a de um núcleo p, o que é sem dúvida bastante louvável, porque a área de quatro núcleos e da geração anterior era aproximadamente igual a um núcleo p, e o desempenho do ipc de esta geração de núcleos e foi melhorada em 38% em número inteiro e ponto flutuante. aumentou em 68%, mas a área não aumentou significativamente.

mais à esquerda está o mecanismo npu ai, que é dividido em seis grupos de matrizes nce mac. cada grupo deve ter um cache de 2 mb.

na borda esquerda está a exibição do núcleo da gpu, um total de oito núcleos da arquitetura xe2 lpg e um cache l2 de 8 mb dividido em dois blocos.

existem também mecanismos de mídia, mecanismos de exibição, cache de sistema slc de 8 mb e controlador de memória lpddr5x-8533 de 128 bits.

o módulo controlador da plataforma contém controlador pcie 4.0/5.0, controlador thunderbolt, controlador usb 3.x/2.0, controlador wi-fi e bluetooth, etc.

o módulo controlador da plataforma e o módulo de computação são conectados entre si por meio de duas pontes de módulos (tile bridge).