новости

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

иностранный эксперт по аппаратному обеспечению немез использовал «чушь» базовую карту пользователей сети bilibili, чтобы провести детальный анализ внутренней структурной схемы процессора lunar lake серии core ultra 200v. распределение больших и малых ядер очень интересно.

процессор core ultra 200v разделен на вычислительный модуль и модуль контроллера платформы, которые используют 3-нм и 6-нм процессы tsmc соответственно и совместно размещены на подложке, изготовленной tsmc по 22-нм техпроцессу.

площадь расчетного модуля составляет 16,27×8,58＝.139,60 квадратных миллиметров, площадь модуля контроллера платформы составляет 11,51×3,97＝45,69 квадратных миллиметров, базовая площадь равна 16,77×13,10=219,69 квадратных миллиметров.

вычислительный модуль

модуль контроллера платформы

база

еще одной важной особенностью является то, что он содержит две памяти lpddr5x, что помогает сэкономить место на материнской плате и пространстве ноутбука, делая его тоньше и легче или используя батарею большего размера. это также помогает улучшить производительность системной связи, уменьшить задержку и значительно улучшить систему. производительность связи. уменьшите общее энергопотребление.

из диаграммы анализа видно, чточетыре p-ядра архитектуры lion cove расположены на правом краю вычислительного модуля, между ними зажат общий кэш 3-го уровня объемом 12 мб, разделенный на четыре блока по 3 мб каждый.

каждое ядро ​​имеет собственный кэш l2 объемом 2,5 мб, который также разделен на два блока.

рядом с ним находится группа из четырех e-ядер архитектуры skymont, совместно использующих кэш l2 объемом 12 мб, разделенный на три блока.

для сравнения:площадь четырех ядер e немного больше, чем у одного ядра p, что, несомненно, весьма похвально, ведь площадь четырех ядер e предыдущего поколения была примерно равна одному ядру p, а производительность ipc это поколение ядер e было улучшено на 38% в целых числах и с плавающей запятой. оно увеличилось на 68%, но площадь не увеличилась существенно.

далее слева находится механизм искусственного интеллекта npu, который разделен на шесть групп массивов nce mac. предполагается, что каждая группа имеет кэш объемом 2 мб.

на левом краю находится дисплей ядра графического процессора, в общей сложности восемь ядер архитектуры xe2 lpg и кэш-память второго уровня объемом 8 мб, разделенная на два блока.

также имеются медиа-движки, механизмы отображения, системный кэш slc объемом 8 мб и 128-битный контроллер памяти lpddr5x-8533.

модуль контроллера платформы содержит контроллер pcie 4.0/5.0, контроллер thunderbolt, контроллер usb 3.x/2.0, контроллер wi-fi и bluetooth и т. д.

модуль контроллера платформы и вычислительный модуль соединены друг с другом через два модульных моста (tile bridge).