ニュース

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

Intel は、2024 年に次世代の Arrow Lake プロセッサをリリースする予定です。P コアと E コアは、それぞれ新しい Lion Cove アーキテクチャと Skymont アーキテクチャにアップグレードされます。 Arrow Lake は、Core Ultra 200 シリーズに属する、デスクトップに「S」が使用される複数のセグメント化されたプラットフォームにも拡張され、新しい LGA 1851 ソケットが既存の LGA 1700 ソケットを置き換えることが可能になります。

写真: Arrow Lake ウェハーを披露する Intel CEO のパット・ゲルシンガー氏

最近、一部のネチズンは、Arrow Lake-Sには8P + 16Eの「B0」と6P + 8Eの「C0」の2つのチップが搭載されることを明らかにしました。コアディスプレイには最大4つのXeコアが搭載されます。

B0 チップは主に Core Ultra 9 と Core Ultra 7 で使用されます。前者は最大構成が 8P+16E で、後者は最大構成が 8P+12E で、どちらも 125W「K」、65W「非 K」を提供します。および 35W の「T」バージョンには 4 つの Xe コアが搭載されており、コア ディスプレイのない「F」モデルも存在します。 Core Ultra 5 のほとんどは B0 チップと C0 チップが共存しており、最大構成は 6P+8E (4Xe) です。6P+8E (3Xe)、6P+8E (0Xe)、6P+4E (2Xe) の組み合わせもあります。 ) ただし、35W「T」バージョンには 6P+8E (0Xe) 構成がなく、低電力製品には C0 チップのみが使用されます。

また、Ultra 9 285K（8P+16E、125W）、Ultra 9 275（8P+16E、65W）、Ultra 7 265K（8P+12E、125W）、Ultra 7 255（8P+12E、65W）に加え、 Ultra 5 245K (6P+8E, 125W) と Ultra 5 240 を除くその他のモデルの具体的な名前はまだ決定されていません。

Arrow Lake-S では、Skymont アーキテクチャの各 E コア クラスター (4 コア) に 4MB (16 ウェイ) L2 キャッシュと 3MB の L3 キャッシュが搭載され、Lion Cove アーキテクチャの各 P-Core には 3MB ( 12 ウェイ) L2 キャッシュと 3MB の L3 キャッシュ。つまり、最高の 8P+16E 構成には、40MB の L2 キャッシュと 36MB の L3 キャッシュが搭載され、合計 76MB になります。これは、Raptor Lake-S の 68MB よりも約 12% 多いキャッシュです。