समाचारं

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

इन्टेल् २०२४ तमे वर्षे एरो लेक् प्रोसेसरस्य अग्रिमपीढीं विमोचयितुं योजनां करोति ।पी-कोर् तथा ई-कोर् क्रमशः नूतनं लायन् कोव् तथा स्काईमोण्ट् आर्किटेक्चर्स् इत्येतयोः उन्नयनं भविष्यति एरो लेक् बहुविधविभागितमञ्चेषु अपि विस्तारं करिष्यति, यत्र "S" डेस्कटॉप् कृते उपयुज्यते, यत् कोर अल्ट्रा २०० श्रृङ्खलायाः अन्तर्भवति, यत् नूतनं LGA 1851 सॉकेट् विद्यमानस्य LGA 1700 सॉकेट् इत्यस्य स्थाने सक्षमं करिष्यति

चित्रे : इन्टेल् इत्यस्य मुख्यकार्यकारी पैट् गेल्सिङ्गर् एरो लेक् वेफर्स् दर्शयति

अद्यैव केचन नेटिजन्स् इत्यनेन ज्ञातं यत् एरो लेक-एस इत्यत्र द्वौ चिप्स् भविष्यन्ति, यथा 8P+16E इत्यस्य "B0" तथा 6P+8E इत्यस्य "C0" कोर डिस्प्ले 4 Xe कोरपर्यन्तं सुसज्जितः भविष्यति।

B0 चिप्स् मुख्यतया कोर अल्ट्रा 9 तथा कोर अल्ट्रा 7 इत्यस्मिन् उपयुज्यन्ते पूर्वस्य अधिकतमं विन्यासः 8P+16E भवति, उत्तरस्य अधिकतमं विन्यासः 8P+12E भवति उभयत्र 125W "K", 65W "non-K" इति भवति । तथा 35W "T" संस्करणाः कोर प्रदर्शनं 4 Xe कोरैः सुसज्जितं भवति, तथा च कोर प्रदर्शनं विना "F" मॉडलः भवितुमर्हति । कोर अल्ट्रा 5 इत्यस्य अधिकांशं B0 तथा C0 चिप्स् सह-अस्तित्वयुक्ताः सन्ति, यत्र अधिकतमं विन्यासः 6P+8E (3Xe), 6P+8E (0Xe) तथा 6P+4E (2Xe) इत्येतयोः संयोजनं अपि भविष्यति ).

तदतिरिक्तं अल्ट्रा ९ २८५के (८पी+१६ई, १२५डब्ल्यू), अल्ट्रा ९ २७५ (८पी+१६ई, ६५डब्ल्यू), अल्ट्रा ७ २६५के (८पी+१२ई, १२५डब्ल्यू), अल्ट्रा ७ २५५ (८पी+१२ई, ६५डब्ल्यू), Ultra 5 245K (6P+8E, 125W) तथा Ultra 5 240 इत्येतयोः अतिरिक्तं अन्येषां मॉडलानां विशिष्टनामानि अद्यापि न निर्धारितानि ।

अफवाः अस्ति यत् एरो लेक-एस इत्यस्मिन् प्रत्येकं स्काईमोण्ट् आर्किटेक्चर ई-कोर् क्लस्टरं (4 कोर्स्) 4MB (16-Way) L2 cache तथा 3MB L3 cache इत्यनेन सुसज्जितं भवति, यदा तु प्रत्येकं Lion Cove आर्किटेक्चर P-Core 3MB ( १२-मार्गः) L2 cache तथा L3 cache इत्यस्य 3MB । अर्थात् सर्वोच्चं 8P+16E विन्यासः 40MB L2 cache तथा 36MB L3 cache इत्यनेन सुसज्जितः भविष्यति, कुलम् 76MB कृते, यत् Raptor Lake-S इत्यस्य 68MB इत्यस्मात् प्रायः 12% अधिकं cache अस्ति