νέα

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

Υποβολή ομάδας ChipBench
Qubits | Δημόσιος λογαριασμός QbitAI

Η φυσική διάταξη του τσιπ έχει ένα νέο πρότυπο αξιολόγησης που οδηγεί άμεσα σε δείκτες απόδοσης!

Το MIRA Lab του Πανεπιστημίου Επιστήμης και Τεχνολογίας της Κίνας και το εργαστήριο Noah's Ark Laboratory της Huawei κυκλοφόρησαν από κοινού ένα νέο πλαίσιο αξιολόγησης και σύνολο δεδομένων, το οποίο είναι εντελώς ανοιχτού κώδικα.

Με αυτό το σύνολο προτύπων, αναμένεται να λυθεί το πρόβλημα των ασυνεπών δεικτών διάταξης και της τελικής απόδοσης από άκρο σε άκρο, υψηλών βαθμολογιών αλλά χαμηλής απόδοσης PPA.

Στο σχεδιασμό τσιπ,ηλεκτρονικός αυτοματισμός σχεδιασμούΤο (EDA) είναι ένας κρίσιμος σύνδεσμος και είναι γνωστός ως η «μητέρα των τσιπ» στον κλάδο και η φυσική διάταξη των chip (Τοποθέτηση) είναι ένα βασικό βήμα.

Το πρόβλημα της φυσικής διάταξης των τσιπ είναι ένα πρόβλημα NP-σκληρό Οι άνθρωποι προσπάθησαν να χρησιμοποιήσουν την τεχνητή νοημοσύνη για να κάνουν αυτή τη δουλειά, αλλά υπάρχει έλλειψη ενός αποτελεσματικού προτύπου αξιολόγησης.

Η παραδοσιακή κλίμακα αξιολόγησης, οι μετρήσεις μεσολάβησης, αν και είναι εύκολο να υπολογιστούν, συχνά διαφέρουν σημαντικά από την τελική απόδοση του τσιπ από άκρο σε άκρο.

Προκειμένου να γεφυρωθεί αυτό το χάσμα, το MIRA Lab του Πανεπιστημίου Επιστήμης και Τεχνολογίας της Κίνας και το Εργαστήριο Noah’s Ark Laboratory της Huawei κυκλοφόρησαν από κοινού αυτό το έργο με τίτλοChiPBenchπλαίσιο αξιολόγησης και σχετικά σύνολα δεδομένων.

Με την κυκλοφορία του ChiPBench, ο συγγραφέας ανακάλυψε επίσης πολλές ελλείψεις στον τρέχοντα αλγόριθμο διάταξης chip και υπενθύμισε στους σχετικούς ερευνητές ότι είναι καιρός να αναπτύξουν νέους αλγόριθμους.

Η διαδικασία σχεδιασμού τσιπ αντιμετωπίζει προκλήσεις

Σύμφωνα με τον «Νόμο του Moore», η κλίμακα των ολοκληρωμένων κυκλωμάτων (IC) έχει αυξηθεί εκθετικά, θέτοντας άνευ προηγουμένου προκλήσεις στο σχεδιασμό τσιπ.

Προκειμένου να αντιμετωπιστεί αυτή η αυξανόμενη πολυπλοκότητα, έχουν εμφανιστεί εργαλεία EDA, τα οποία παρέχουν μεγάλη βοήθεια στους μηχανικούς υλικού.

Τα εργαλεία EDA μπορούν να ολοκληρώσουν αυτόματα διάφορα βήματα στη ροή εργασίας σχεδιασμού τσιπ, συμπεριλαμβανομένης της σύνθεσης υψηλού επιπέδου, της λογικής σύνθεσης, του φυσικού σχεδιασμού, της δοκιμής και της επαλήθευσης.

Μεταξύ αυτών, η διάταξη chip είναι ένα σημαντικό βήμα και αυτό το στάδιο μπορεί να χωριστεί σε δύο υποστάδια - διάταξη μακροεντολών και τυπική διάταξη κελιών.

Η διάταξη μακροεντολών είναι ένα βασικό ζήτημα στη φυσική σχεδίαση ενοποίησης πολύ μεγάλης κλίμακας (VLSI) και περιλαμβάνει κυρίως τη διάταξη μεγαλύτερων στοιχείων όπως SRAM και γεννήτριες ρολογιού, που συχνά ονομάζονται μακροεντολές.

Αυτό το στάδιο έχει σημαντικό αντίκτυπο στη συνολική διάταξη του τσιπ και σε σημαντικές παραμέτρους σχεδιασμού όπως το μήκος του καλωδίου, την κατανάλωση ενέργειας και την περιοχή.

Στο επόμενο στάδιο της τυπικής διάταξης μονάδων, αυτό που πρέπει να αντιμετωπιστεί είναι η διάταξη μεγαλύτερων και μικρότερων τυπικών μονάδων Αυτές οι μονάδες είναι τα βασικά στοιχεία του ψηφιακού σχεδιασμού.

Συνήθως, μέθοδοι όπως η συνδυαστική βελτιστοποίηση και η επίλυση χρησιμοποιούνται σε αυτό το στάδιο για τη βελτιστοποίηση της τοποθέτησης διάταξης, την ελαχιστοποίηση της απόστασης μεταξύ των μονάδων, τη δημιουργία μιας καλής βάσης για επακόλουθες εργασίες καλωδίωσης και τη βελτιστοποίηση της απόδοσης χρονισμού διασύνδεσης σε κάποιο βαθμό.

Η διάταξη τσιπ γίνεται παραδοσιακά χειροκίνητα από επαγγελματίες σχεδιαστές, κάτι που όχι μόνο καταναλώνει πολύ ανθρώπινο δυναμικό, αλλά απαιτεί επίσης πολλές προηγούμενες γνώσεις από ειδικούς.

Ως εκ τούτου, πολλές μέθοδοι αυτοματισμού σχεδιασμού, ειδικά αλγόριθμοι που βασίζονται στην τεχνητή νοημοσύνη, έχουν αναπτυχθεί για την αυτοματοποίηση αυτής της διαδικασίας.

Ωστόσο, λόγω της μεγάλης ροής εργασιών του σχεδιασμού τσιπ, η αξιολόγηση αυτών των αλγορίθμων συνήθως εστιάζει σε μετρήσεις ενδιάμεσων διακομιστή μεσολάβησης εύκολα στον υπολογισμό (όπως μήκος σύρματος μισής περιμέτρου HPWL, πυκνότητα κυψέλης διάταξης κ.λπ.), αλλά αυτές οι μετρήσεις είναι συχνά συσχετίζεται με την απόδοση από άκρο σε άκρο (δηλαδή υπάρχει ένας ορισμένος βαθμός απόκλισης στον τελικό σχεδιασμένο PPA).

Από τη μία πλευρά, λόγω της μακράς ροής εργασίας σχεδιασμού τσιπ, η απόκτηση απόδοσης από άκρο σε άκρο για μια δεδομένη λύση διάταξης τσιπ απαιτεί πολλή εργασία σχεδιασμού και τα σύνολα δεδομένων συχνά δεν μπορούν να επιτύχουν απόδοση από άκρο σε άκρο.

Για τους παραπάνω λόγους, οι υπάρχοντες αλγόριθμοι διάταξης τσιπ που βασίζονται σε τεχνητή νοημοσύνη χρησιμοποιούν απλές και εύκολα διαθέσιμες μετρήσεις ενδιάμεσων διακομιστή μεσολάβησης για την εκπαίδευση και την αξιολόγηση των μαθημένων μοντέλων.

Από την άλλη πλευρά, δεδομένου ότι ο δείκτης ΟΛΠ αντικατοπτρίζει πολλές πτυχές που δεν είχαν ληφθεί πλήρως υπόψη στα προηγούμενα στάδια,Σοβαρό χάσμα μεταξύ των μετρήσεων της εταιρείας και των τελικών στόχων ΟΛΠ。

Επομένως, αυτό το κενό περιορίζει σε μεγάλο βαθμό την εφαρμογή των υπαρχόντων αλγορίθμων διάταξης που βασίζονται στην τεχνητή νοημοσύνη σε πραγματικά βιομηχανικά σενάρια.

Εκτιμώμενη απόδοση τσιπ από άκρο σε άκρο

Ο συγγραφέας πιστεύει ότι ο λόγος αυτού του κενού είναι ότιΥπεραπλούστευση των πρώιμων συνόλων δεδομένων。

Για παράδειγμα, η ευρεία χρήση της μορφής Bookshelf είναι ένα αντιπροσωπευτικό παράδειγμα "υπεραπλούστευσης".

Αν και ορισμένα επόμενα σύνολα δεδομένων παρέχουν αρχεία LEF/DEF και απαραίτητα αρχεία που απαιτούνται για την εκτέλεση των επόμενων σταδίων, εξακολουθούν να περιέχουν περιορισμένο αριθμό κυκλωμάτων και στερούνται των πληροφοριών που απαιτούνται από ορισμένα εργαλεία ανοιχτού κώδικα (όπως το OpenROAD).

Για παράδειγμα, οι ορισμοί στοιχείων buffer που απαιτούνται για τη σύνθεση δέντρου ρολογιού έλειπαν από τα αρχεία της βιβλιοθήκης και οι ορισμοί των επιπέδων στα αρχεία LEF ήταν ελλιπείς, παρεμποδίζοντας την εργασία κατά τη φάση δρομολόγησης.

Για να αντιμετωπίσουν αυτά τα ζητήματα, οι συγγραφείς κατασκεύασαν ένα σύνολο δεδομένων που περιέχει εκτενείς πληροφορίες φυσικής υλοποίησης ολόκληρης της διαδικασίας.

Το σύνολο δεδομένων καλύπτει σχέδια σε μια σειρά διαφορετικών περιοχών, συμπεριλαμβανομένων στοιχείων όπως CPU, GPU, διεπαφές δικτύου, τεχνολογίες επεξεργασίας εικόνας, συσκευές IoT, κρυπτογραφικές μονάδες και μικροελεγκτές.

Οι συγγραφείς εκτέλεσαν έξι προηγμένους αλγόριθμους φυσικής διάταξης τσιπ που βασίζονται σε τεχνητή νοημοσύνη σε αυτά τα σχέδια και συνέδεσαν τα αποτελέσματα κάθε αλγόριθμου ενός σημείου με τη ροή εργασιών φυσικής υλοποίησης μέσω τυπικών μορφών εισόδου/εξόδου για να λάβουν τα τελικά αποτελέσματα PPA .

Το αρχικό σύνολο δεδομένων δημιουργείται χρησιμοποιώντας αρχεία Verilog ως μη επεξεργασμένα δεδομένα. Το OpenROAD εκτελεί λογική σύνθεση και μετατρέπει αυτές τις περιγραφές υψηλού επιπέδου σε λίστες δικτύου, περιγράφοντας λεπτομερώς τις ηλεκτρικές συνδέσεις μεταξύ των στοιχείων του κυκλώματος.

Στη συνέχεια, το ενσωματωμένο εργαλείο σχεδιασμού ορόφων του OpenROAD χρησιμοποιεί αυτήν τη λίστα δικτύου για να διαμορφώσει τη φυσική διάταξη του κυκλώματος στο πυρίτιο.

Το OpenROAD μετατρέπει το σχέδιο που δημιουργείται στο στάδιο του σχεδιασμού ορόφων σε αρχεία LEF/DEF για να διευκολύνει την εφαρμογή των επόμενων αλγορίθμων διάταξης.

Ταυτόχρονα, ο συγγραφέας ολοκλήρωσε ολόκληρη τη διαδικασία σχεδίασης EDA μέσω του OpenROAD και δημιούργησε δεδομένα όπως διάταξη, σύνθεση δέντρου χρονισμού και καλωδίωση σε επόμενα στάδια.

Το σύνολο δεδομένων ChipBench περιέχει όλα τα εργαλεία σχεδιασμού που απαιτούνται για κάθε στάδιο της φυσικής διαδικασίας σχεδιασμού.

Κατά την αξιολόγηση του αλγόριθμου για τη φάση της διάταξης, τα αρχεία εξόδου από την προηγούμενη φάση χρησιμεύουν ως είσοδος στον αλγόριθμο αξιολόγησης. Ο αλγόριθμος επεξεργάζεται αυτά τα αρχεία εισόδου, δημιουργεί αντίστοιχα αρχεία εξόδου και στη συνέχεια ενσωματώνει αυτά τα αρχεία εξόδου στη ροή σχεδίασης OpenROAD.

Τελικά, το σύνολο δεδομένων θα αναφέρει μετρήσεις απόδοσης, συμπεριλαμβανομένων των TNS, WNS, περιοχής και κατανάλωσης ενέργειας για να παρέχει μια ολοκληρωμένη αξιολόγηση απόδοσης από άκρο σε άκρο.

Αυτή η προσέγγιση παρέχει ένα ολοκληρωμένο σύνολο μετρήσεων αξιολόγησης που μπορούν να μετρήσουν τον αντίκτυπο ενός συγκεκριμένου αλγορίθμου σταδίου στο τελικό αποτέλεσμα βελτιστοποίησης σχεδίασης τσιπ, διασφαλίζοντας τη συνέπεια των μετρήσεων αξιολόγησης και αποφεύγοντας τους περιορισμούς της βάσης μόνο σε απλοποιημένες μετρήσεις για ένα μόνο στάδιο.

Αυτή η μέθοδος αξιολόγησης διευκολύνει τη βελτιστοποίηση και την ανάπτυξη διαφόρων αλγορίθμων και διασφαλίζει ότι οι βελτιώσεις αλγορίθμων μπορούν να μεταφραστούν σε πραγματικές βελτιώσεις απόδοσης στα σχέδια τσιπ. Ταυτόχρονα, μέσω ενός ισχυρού πλαισίου δοκιμών και βελτίωσης, προωθεί την ανάπτυξη πιο αποδοτικών και αποτελεσματικών εργαλείων EDA ανοιχτού κώδικα.

Η διάταξη τσιπ απαιτεί ανάπτυξη νέων αλγορίθμων

Χρησιμοποιώντας την παραπάνω ροή εργασίας, ο συγγραφέας αξιολόγησε μια ποικιλία αλγορίθμων διάταξης chip που βασίζονται σε τεχνητή νοημοσύνη, συμπεριλαμβανομένων των SA, WireMask-EA, DREAMPlace, AutoDMP, MaskPlace, ChiPFormer και του προεπιλεγμένου αλγόριθμου στο OpenROAD.

Οι συγγραφείς πραγματοποιούν μια αξιολόγηση από άκρο σε άκρο αυτών των αλγορίθμων και αναφέρουν τις τελικές μετρήσεις απόδοσης.

Επιπλέον, τα αποτελέσματα της ανάλυσης συσχέτισης δείχνουν ότι η συσχέτιση μεταξύ του MacroHPWL και των τελικών δεικτών απόδοσης είναι πολύ ασθενής, γεγονός που δείχνει ότι η βελτιστοποίηση του MacroHPWL έχει πολύ περιορισμένο αντίκτυπο σε αυτούς τους δείκτες απόδοσης.

Η συσχέτιση του ασύρματου μήκους με το WNS και το TNS είναι επίσης ασθενής. Αυτό σημαίνει ότι ακόμη και αν ορισμένοι αλγόριθμοι ενός σημείου είναι επιτυχείς στη βελτιστοποίηση ενδιάμεσων δεικτών, όπως το Wirelength, ενδέχεται να βελτιώσουν μόνο μια συγκεκριμένη πτυχή του δείκτη PPA στην τελική φυσική υλοποίηση, αλλά δεν μπορούν να τον βελτιστοποιήσουν πλήρως.

Επομένως, υπάρχει ανάγκη να βρεθούν καταλληλότεροι ενδιάμεσοι δείκτες που μπορούν να συσχετιστούν καλύτερα με τους πραγματικούς στόχους του ΟΛΠ.

Τα αποτελέσματα της αξιολόγησης του συγγραφέα αποκαλύπτουν την ασυνέπεια μεταξύ των ενδιάμεσων δεικτών που τονίζονται από τους τρέχοντες αλγόριθμους διάταξης και των τελικών αποτελεσμάτων απόδοσης.

△Το χειρότερο διάγραμμα χρονισμού διαφορετικών αλγορίθμων διάταξης

Διεύθυνση χαρτιού:
https://arxiv.org/abs/2407.15026
GitHub：https://github.com/MIRALab-USTC/ChiPBench

Σύνολο δεδομένων:
https://huggingface.co/datasets/ZhaojieTu/ChiPBench-D