2024-10-04
한어한어Русский языкРусский языкEnglishEnglishFrançaisFrançaisIndonesianSanskritIndonesian日本語SanskritDeutsch日本語PortuguêsDeutschΕλληνικάPortuguêsespañolΕλληνικάItalianoespañolSuomalainenItalianoLatinaSuomalainenLatina
it house는 industrial and commercial times가 오늘(10월 4일) 블로그 게시물을 게재하여 tsmc의 2nm 공정 기술이 순조롭게 진행되고 있으며 2025년 신주 바오산(baoshan) 신주 공장에서 계속 대량 생산될 것이라고 보도했습니다. 원래 계획.
it하우스는 소식통을 인용해 첨단 공정 연구개발 비용이 기하급수적으로 증가했으며, 연구개발 주기가 7~10년으로 계속 늘어났다고 밝혔다. tsmc는 2016년 2nm 공정 연구개발 경로를 확정했다.
또한 ip 라이센스, 소프트웨어 검증, 설계 아키텍처 및 기타 측면을 포함하는 고급 프로세스의 연구 및 개발 비용이 계속 증가하고 있습니다. 28nm의 연구 개발 비용은 5천만 달러이고, 16nm 프로세스에는 1억 달러가 필요합니다. 5nm로의 발전은 5억 5천만 달러에 달했습니다.
관련 파운드리 구축에 대한 투자는 3나노 공정을 예로 들면 관련 r&d 투자액이 40억~50억 달러, 3나노 공정 공장을 짓는 데 최소 150억~200억 달러가 소요된다.
새로운 제조 아키텍처에는 장비, 소프트웨어(ip, eda 도구 포함) 및 재료의 지원이 필요하며 수율을 향상시키는 것이 더 어렵습니다.
2nm 공정은 모든 측면에서 더 높은 요구 사항을 제시하므로 이러한 비용은 웨이퍼에 직접적으로 반영됩니다. 웨이퍼의 평균 비용은 미화 30,000달러 이상으로 추산됩니다(it house 참고: 현재 약 211,000위안). 4nm 및 5nm 웨이퍼 비용의 두 배.
