소식

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

tsmc가 처음 출시한 패키징 제품은 실리콘 인터포저 위에 로직 칩과 d램을 올려 기판 위에 패키징하는 cowos(chip on wafer on substrate)다. zhang zhongmou는 미래에 tsmc의 비즈니스 모델은 완전한 서비스 세트를 제공하고 전체 칩의 생산 및 제조를 실현하는 것이 될 것이라고 말했습니다.

2016년 nvidia는 cowos 패키징을 사용한 최초의 그래픽 칩 gp100을 출시하여 인공 지능 붐의 첫 번째 물결을 일으켰습니다. 이후 google alphago는 ke jie에 이어 tpu 2.0을 물리쳤습니다.

오늘날 cowos는 ai 칩이 우회할 수 없는 기술이 되었고, 첨단 패키징 역시 반도체 산업에 깊숙이 침투해 첨단 공정 못지않게 각광받는 핫분야가 됐다.

그러나 foundry 2.0을 출시한 tsmc의 경우 cowos만으로는 충분하지 않습니다. 특히 생산 능력이 제한되어 있으며 nvidia의 요구 사항도 충족할 수 없다는 점을 고려하면 더욱 그렇습니다.더 많은, 더 나은 포장 제품을 시급히 도입해야 합니다.

첨단 패키징 시장 전체를 살펴보면 지난 한 해 동안 뜨겁게 논의된 2.5d, 3d 패키징 외에도 ai 칩이 많이 언급되면서 cowos가 대중화되는 모습을 볼 수 있습니다. 이제 고급 패키징의 foplp 및 유리 기판을 무대에 올렸습니다.

해변을 포착하세요 foplp

foplp(팬아웃 패널 레벨 패키징)가 제조업체들 사이에서 선호되는 이유는 무엇입니까?

2016년 tsmc는 아이폰7 시리즈 휴대폰 a10 칩에 사용되는 info(통합 팬아웃 패키징)라는 fowlp(팬아웃 웨이퍼 레벨 패키징) 기술 개발에 착수해 삼성 파운드리를 애플 공급에서 밀어냈다. 체인, 그리고 패키징 및 테스트 업계는 tsmc의 뒤를 이어 더 저렴한 비용으로 고객을 유치하기 위해 fowlp 솔루션을 홍보하기 시작했습니다.

그러나 몇 년이 지난 후에도 fowlp 패키징 솔루션은 기술 측면에서 큰 진전을 이루지 못했습니다. 단말기 응용 측면에서는 여전히 pmic(전력 관리 ic)와 같은 성숙한 프로세스 제품에 남아 있어 노크하기가 어렵습니다. 더 많은 고객의 문.

이때 foplp가 무대에 올라 웨이퍼 레벨에서 패널 레벨로 전환했다. 단가가 낮고 패키징이 크다는 장점이 있어 ai 칩 제조사들의 주목을 받기도 했다.

웨이퍼 레벨 패키징과 패널 레벨 패키징의 주요 차이점은 절단된 칩을 웨이퍼에 다시 조립하는 대신 전자는 더 큰 패널에 다시 조립한다는 것입니다. 이를 통해 제조업체는 많은 수의 칩을 패키징할 수 있으므로 패키징 프로세스 비용이 절감됩니다. 또한 정사각형 기판에 패키징하면 사용 가능한 면적이 원형 12인치 웨이퍼의 7배에 달해 동일한 단위 면적에 더 많은 칩을 배치할 수 있어 패키징 효율성도 향상된다.

이미지 출처 삼성

이 신흥 시장이 매우 빠르게 성장하고 있다는 점은 언급할 가치가 있습니다. yole group의 반도체 패키징 분석가인 gabriela pereira는 다음과 같이 말했습니다. “전체 팬아웃 패키징 시장을 살펴보면 fowlp가 여전히 주류 캐리어 유형인 반면 foplp는 여전히 수익 측면에서 틈새 시장으로 간주됩니다. out packaging 2023 》보고서에서는 2022년 foplp 시장 규모를 약 4,100만 달러로 추산하고, 향후 5년간 연평균 32.5%의 상당한 성장률을 보이며 2028년에는 2억 2,100만 달러로 성장할 것으로 예상하고 있습니다.

실제로 foplp 채택은 fowlp 대비 시장 점유율이 2022년 2%에서 2028년 8%로 증가하는 등 전체 팬아웃 시장보다 빠르게 성장할 것입니다. 이는 더 많은 패널 생산 라인이 출시되고 더 높은 수율이 더 나은 비용 효율성으로 이어짐에 따라 foplp가 향후 몇 년 동안 성장할 것으로 예상된다는 것을 의미합니다. "

최근 좋은 소식은 nvidia가 최신 blackwell 칩에 패널 수준 팬아웃 패키징(일반적으로 foplp라고 함)을 사용할 계획이라는 것입니다. blackwell 제품에 대한 nvidia의 cowos 패키징 용량이 부족하다는 소문이 있습니다. 원래 2026년 시간표가 아닌 foplp를 내년(2025~2026년)부터 사용하기 시작합니다. 또한 amd는 향후 ai 칩에 foplp를 사용할 준비를 하기 위해 관련 회사에 연락하기 시작했습니다.

이에 따라 대만의 포장 및 테스트 회사 그룹이 foplp 개발을 가속화하고 있습니다.

licheng은 대만의 반도체 패키징 및 테스트 공장 중 최초로 foplp 대량 생산 라인 배치에 투자했으며 2016년 zhuke 3공장에서 세계 최초의 foplp 생산 라인을 구축하기 시작했으며 2019년에 공식적으로 대량 생산을 시작했습니다. powercheng ceo xie yongda는 powercheng이 업계보다 약 2년 앞서 있으며 앞으로 ai 세대에서 더 많은 foplp 솔루션이 이종 패키징에 사용될 것이라고 낙관하고 있으며 이는 26년에 결실을 맺을 것으로 예상됩니다. 그리고 27년.

이노룩스는 변환할 가치가 없는 3.5세대 공장 장비를 사용하고 있으며, 현재 장비의 70% 가까이를 계속 사용할 수 있는 생산 라인이다. 이노룩스는 8년간 foplp 연구개발에 투자해왔으며 경제부 a+사업 보조금을 받았을 뿐만 아니라 산업연구원과도 협력해 4차로 정식 양산에 돌입할 예정이다. 올해 분기에 수익을 올릴 수 있으며, 내년에는 1~2% 포인트 정도 기여할 수 있습니다.

연구 기관인 trendforce의 조사에 따르면 foplp 패키징 기술 도입에는 세 가지 주요 모델이 있습니다. 첫째, 패키징 및 테스트 파운드리는 소비자 ic 패키징 방법을 기존 패키징에서 foplp로 전환합니다. 둘째, 전문 웨이퍼 파운드리와 패키징 및 테스트 파운드리는 ai gpu를 패키징하고 2.5d 패키징 모델을 웨이퍼 수준에서 패널 수준으로 변환합니다. 셋째, 패널 제조업체는 전력 관리 및 소비자 ic와 같은 애플리케이션을 목표로 하고 있습니다.

그리고 대형 제조업체들도 매우 빠르게 움직이고 있습니다. tsmc 회장 wei zhejia는 최근 기자회견에서 처음으로 foplp 레이아웃 진행 상황을 설명했습니다. tsmc는 연구 개발 팀과 생산 라인을 설립했습니다.아직 초기 단계이며 tsmc가 대량 생산 능력을 갖추게 되는 3년 후에는 기술이 성숙해질 것으로 기대하고 있습니다.

직후 ase investment holdings의 기자회견에서 wu tianyu 최고운영책임자는 ase가 300mm×300mm를 시작으로 향후 600mm×600mm로 확장하는 등 5년 넘게 패널 수준 솔루션을 연구해 왔다고 말했습니다.

대만 이외의 지역에서도 한국의 삼성은 foplp 패키징 기술을 집중적으로 홍보하고 있습니다.

삼성전기는 이르면 8년 전 갤럭시워치용 foplp 기술을 개발해 2018년부터 양산에 돌입했다. 2019년 삼성전자는 삼성전기로부터 plp를 7850억원에 인수한 셈이다. 지금까지 갤럭시 워치 6 칩은 cpu, pmic, dram을 칩셋에 통합하기 위해 패키지 스택(pop) 기술과 결합된 foplp를 사용하는 이 기술을 여전히 사용하고 있습니다.

경경현 전 삼성전자 반도체(ds)사업부장은 올해 3월 주주총회에서 plp 기술의 필요성을 설명했다. 그는 “ai 칩 기판의 크기는 보통 600mm x 600mm 또는 800mm x 800mm로 plp와 같은 기술이 필요하다”며 “삼성전자도 고객과 함께 개발하고 협력하고 있다”고 말했다.

삼성전자는 현재 모바일, 웨어러블 기기 등 저전력 메모리 통합이 필요한 애플리케이션을 위한 foplp를 제공하고 있으며, 2.5d 패키징 기술인 아이큐브(i-cube)도 plp로 확장할 계획이다.

tsmc와 삼성에 비해 인텔은 foplp에 대한 열의가 덜한 것으로 보입니다. 관련 기술 보유량도 있지만 현재로서는 foplp 분야에서 큰 움직임을 보이지 않습니다.

tsmc는 전체 주문으로 인해 기존 포장 공장을 대규모로 확장하기 시작했으며 고객 요구를 충족하기 위해 다른 회사의 포장 공장을 높은 가격에 구매하기도 한다는 점을 언급할 가치가 있습니다.

tsmc는 올해 8월 이노룩스 난케 5.5세대 패널 공장(난케 4공장)과 부대시설을 약 5억2800만달러에 매입했다고 발표했으며 거래는 11월 완료될 예정이다. 발표에 따르면 공장 건축 면적은 약 9만6000㎡가 넘는다. 양측은 난케 4공장뿐 아니라 2개 공장도 인수하기로 협상 중인 것으로 알려졌다. 다음 거래는 innolux nanke factory 5가 될 수 있습니다.

tsmc가 발행한 장비구매목록에는 ap 8의 숫자가 포함돼 있는데, 이는 자이공장 ap 7에 포장공장 2곳을 건설한 뒤, 구 이노룩스 난케 공장이 차기 첨단 포장기지가 된다는 뜻이다. 내년 계획은 1분기에 설치가 시작될 것이며 일정에 따라 두 번째 후속 공장의 가장 부족한 cowos 생산 능력을 지원하기 위해 새로운 chiayi 공장보다 일찍 투자될 수 있습니다. foplp에서 tsmc와 협력합니다.

주요 제조사들 사이에서는 foplp가 격전지로 떠올랐지만 ai 칩의 경우 이 패키징 기술만으로는 부족하다.

유리기판 공모전

foplp에 유리 기판이 필요한 이유는 무엇입니까?

foplp는 더 큰 기판을 사용하는 것이 특징이지만, ic가 점점 더 대형화됨에 따라 기존 플라스틱 기판은 뒤틀림 문제가 발생하기 쉽습니다.

플라스틱 기판(유기재료 기판)은 뒤틀림 외에도 수용력의 한계에 지속적으로 접근하고 있으며, 특히 표면이 거칠어 이러한 경우 유리는 새로운 기판 재료 역할을 하게 됩니다. 반도체 산업에 진출했습니다.

새로운 솔루션으로 유리 기판은 플라스틱 기판보다 표면이 더 매끄러우며, 동일 면적 내 개구부 수가 유기 소재보다 훨씬 많다. 유리 코어 관통 구멍 사이의 거리가 100미크론 미만이 될 수 있는 것으로 보고되었으며, 이는 칩 간의 상호 연결 밀도를 10배까지 직접적으로 증가시킬 수 있습니다. 증가된 상호 연결 밀도는 더 많은 수의 트랜지스터를 수용할 수 있으므로 더 복잡한 설계와 더 효율적인 공간 사용이 가능해집니다.

동시에 유리 기판은 열적 특성과 물리적 안정성 측면에서 더 나은 성능을 발휘하고 내열성이 더 높으며 고온으로 인해 뒤틀림이나 변형이 발생하지 않습니다. 또한 유리 코어의 독특한 전기적 특성으로 인해 유전 손실이 더 낮아 신호 및 전력 전송이 더 명확해집니다. abf 플라스틱에 비해 유리 코어 기판의 두께를 약 절반으로 줄일 수 있어 신호 전송 속도와 전력 효율성도 향상됩니다.

그러나 유리 기판에도 단점이 없는 것은 아닙니다. 일반적으로 두께가 100μm 이하인 유리판은 배송, 취급, 제조 과정에서 압력으로 인해 깨지거나 부서지기 쉽기 때문에 이 소재를 사용하고 관리하려면 특수 장비와 공정이 필요합니다.

또한, 유리 기판이 직면한 중요한 장애물은 유리 기판 크기, 두께 및 특성에 대한 통일된 표준이 부족하다는 것입니다. 정확한 글로벌 사양을 따르는 실리콘 웨이퍼와 달리 유리 기판은 현재 보편적으로 허용되는 크기와 특성이 부족합니다. 표준화된 결함은 제조업체가 공정을 크게 변경하지 않고도 기판을 교체할 수 있는 반도체 공장의 문제를 복잡하게 만듭니다. 서로 다른 배치의 유리 기판 사이뿐만 아니라 기판과 유리의 고유한 전기 및 열 특성이 반도체 장치와 호환되어야 하는 호환성 문제도 밀접하게 관련되어 있습니다. 성능은 신중하게 일치합니다.

유리 기판의 특성으로 인해 업계에서는 이를 선택하고 있지만, 이로 인해 발생하는 기술적 문제로 인해 많은 중소기업이 먼저 게를 먹으려는 의지를 갖고 있습니다.

이미지 출처 인텔

2023년 9월, 인텔은 차세대 고급 패키징을 위한 업계 최초의 유리 기판 중 하나를 출시한다고 발표했습니다. 이 제품은 2026년에서 2030년 사이에 출시될 예정입니다.

인텔의 조립 및 테스트 개발 담당 수석 부사장 겸 총괄 책임자인 바박 사비(babak sabi)는 "인텔은 10년 간의 연구 끝에 업계 최고의 고급 패키징 유리 기판을 개발했습니다."라고 말했습니다. "우리는 이러한 최첨단 기술을 출시할 수 있기를 기대합니다. 향후 수십 년 동안 주요 기업과 파운드리 고객이 혜택을 누릴 수 있도록 돕습니다.”

인텔은 10년 전 유리 기판 r&d 라인과 공급망을 구축하기 위해 미국 애리조나주 공장에 10억 달러를 투자한 것으로 알려졌다. 인텔은 세라믹 분야에서 업계를 선도하며 차세대 패키징을 촉진하는 데 오랜 역사를 갖고 있다. 1990년대 패키징에서 유기 패키징으로 전환하여 할로겐 및 무연 패키징 구현에 앞장섰고 첨단 임베디드 칩 패키징 기술을 개발했습니다.

삼성은 곧 인텔의 뒤를 이어 경쟁에 뛰어들었습니다. 삼성전자는 2024년 1월 ces 2024에서 2025년 시제품 생산, 2026년 양산 달성을 목표로 올해 유리기판 시제품 생산라인 구축을 제안했다.

올해 3월부터 삼성전자는 삼성전기, 삼성디스플레이 등 주요 전자 계열사들과 유리기판 공동개발에 착수했다. 삼성전기는 반도체와 기판 결합 분야에서 독자 기술을 기여할 것으로 예상된다. 유리 공예에 기여하세요. 삼성전자가 삼성전기, 삼성디스플레이 등 전자부품 업체와 유리기판 공동 연구를 진행한 것은 이번이 처음인 것으로 알려졌다.

물론 삼성과 인텔만이 차세대 기판 기술을 연구하는 유일한 회사는 아닙니다.일본 제조사 이비덴(ibiden)도 유리 기반 디자인 및 연구개발(r&d)에 합류했다. sk그룹 계열사인 skc도 자회사 앱솔룩스(absolux)를 설립해 amd, lg이노텍 등 기업과 파트너십을 구축했다. 또한 유리는 향후 반도체 패키징 기판의 주요 소재가 될 것이며, 회사에서는 유리 기판 개발을 검토하고 있다고 밝혔다.

이들 제조사 외에 가장 주목을 받을 만한 제조사는 단연 tsmc다.

tsmc는 그동안 유리기판 기술에 대해 언급한 적이 없지만, 패키징 분야에서 축적된 회사의 기술력을 고려하면,이미 관련 기술 보유량을 보유하고 있을 가능성이 높으며,언론 보도에 따르면 tsmc가 nvidia의 향후 foplp 요구 사항을 충족하기 위해 유리 기판 연구 개발을 다시 시작했다는 소문이 업계에 있습니다.

또한 대만의 반도체 장비 제조업체들도 수주를 목표로 인텔과 수년간 협력해 온 티타늄(titanium)이 관련 공급망을 시작하고 모아 유리 기판 공급업체들의 e-core system alliance를 구축했습니다. 인텔과 tsmc에서.

포장 산업에서 foplp와 유리 기판은 한 몸의 양면과 같습니다. foplp를 대규모로 적용하려면 더 큰 포장 기판이 필요하며 더 큰 포장 기판은 적용되는 한 유리 기판을 우회할 수 없습니다. foplp 수요 지속 가격이 상승하면 유리기판 양산도 가속화될 전망이다.

웨이퍼에서 패널까지

실제로 fowlp에서 파생된 기술인 foplp는 초기에는 큰 주목을 받지 못했다. 한편으로는 적용 제품이 제한적이었다. 반면, 이 기술은 제조사의 패키징 능력뿐만 아니라, foplp는 fowlp 및 인쇄 회로 기판 처리 기술로 볼 수 있으며, 이는 원하는 결과를 얻기 위해 서로 다른 두 산업 분야의 제조업체의 협력이 필요한 경우가 많습니다.

이는 인텔과 삼성이 이 분야에서 가장 빠른 발전을 이룰 수 있는 이유이기도 하다.전자는 수년간 미국 반도체 산업의 리더였으며 미국 반도체 공급망의 대부분을 통제하는 반면, 후자는 그 자체로 거대한 그룹으로 반도체 생산 및 제조의 모든 측면에 관여하며 문제를 보다 신속하게 해결할 수 있습니다. .

그리고 그들은 의심할 여지없이 tsmc의 패키징 사업에 더 많은 압력을 가하고 있습니다. foplp 및 유리 기판이 점차 성숙해짐에 따라 nvidia 및 amd와 같은 제조업체가 기술적인 이유로 다른 패키징 제조업체로 전환할 것이라고 보장하기는 어렵습니다.

또한 foplp와 유리 기판의 증가로 인해 패널 수준 패키징에 대한 더 많은 기회를 볼 수 있게 되었습니다. 두 기술 모두 유사한 패널 크기를 사용하므로 칩 밀도 증가, 비용 절감 및 제조 효율성 향상 측면에서 보완적입니다. 미래의 포장산업은 이런 차원에서 발전할 가능성이 매우 높습니다.

첨단 패키징 환경을 재정의한 후 누가 가장 많은 이익을 얻을 수 있을까요?