nachricht

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

das erste von tsmc auf den markt gebrachte verpackungsprodukt ist cowos (chip on wafer on substrate), bei dem logikchips und dram auf einem silizium-interposer platziert und dann auf dem substrat verpackt werden. zhang zhongmou sagte, dass das geschäftsmodell von tsmc in zukunft darin bestehen werde, einen vollständigen satz an dienstleistungen anzubieten und die produktion und fertigung des gesamten chips zu realisieren.

im jahr 2016 brachte nvidia den ersten grafikchip gp100 mit cowos-verpackung auf den markt und löste damit die erste welle des künstliche-intelligenz-booms aus. dann besiegte google alphago den tpu 2.0 hinter ke jie.

heute ist cowos zu einer technologie geworden, an der ki-chips nicht vorbeikommen können, und fortschrittliche verpackungen sind auch tief in die halbleiterindustrie eingedrungen und zu einem heißen feld geworden, das nicht weniger beliebt ist als fortschrittliche prozesse.

aber für tsmc, das foundry 2.0 auf den markt gebracht hat, reicht cowos allein offensichtlich nicht aus, insbesondere wenn man bedenkt, dass seine produktionskapazität begrenzt ist und nicht einmal die anforderungen von nvidia erfüllen kann.es muss dringend mehr und bessere verpackungsprodukte eingeführt werden.

wenn wir uns den gesamten markt für fortschrittliche verpackungen ansehen, werden wir feststellen, dass neben den im vergangenen jahr heiß diskutierten 2,5d- und 3d-verpackungen auch mehrere neue technologien immer häufiger erwähnt werden, die cowos populär gemacht haben. jetzt hat es foplp- und glassubstrate in fortschrittlicher verpackung auf die bühne gebracht.

erobere den strand foplp

warum ist fan-out-panel-level-packaging (foplp) bei herstellern so beliebt?

im jahr 2016 begann tsmc mit der entwicklung der fowlp-technologie (fan-out wafer-level packaging) namens info (integrated fan-out packaging), die auf dem a10-chip der mobiltelefone der iphone 7-serie zum einsatz kam und samsung-foundries aus dem angebot von apple verdrängte kette, und dann trat die verpackungs- und testindustrie in die fußstapfen von tsmc und begann, die fowlp-lösung zu fördern, in der hoffnung, kunden zu geringeren kosten anzulocken.

nach einigen jahren hat die fowlp-verpackungslösung jedoch keinen großen technologischen durchbruch erzielt. in bezug auf terminalanwendungen bleibt sie bei ausgereiften prozessprodukten wie pmic (power management ic), was es schwierig macht, darauf zu klopfen tür von mehr kunden.

zu diesem zeitpunkt betrat foplp die bühne und wechselte von der wafer-ebene zur panel-ebene. es bietet die vorteile niedriger stückkosten und großer verpackungen und hat auch die aufmerksamkeit der hersteller von ki-chips auf sich gezogen.

der hauptunterschied zwischen wafer-level-packaging und panel-level-packaging besteht darin, dass die geschnittenen chips nicht auf einem wafer, sondern auf einem größeren panel wieder zusammengesetzt werden. dadurch können hersteller große mengen an chips verpacken und so die kosten des verpackungsprozesses senken. es verbessert auch die verpackungseffizienz, da durch die verpackung auf einem quadratischen substrat die nutzbare fläche bis zu siebenmal so groß sein kann wie die eines runden 12-zoll-wafers, d. h. es können mehr chips auf derselben flächeneinheit untergebracht werden.

bildquelle samsung

es ist erwähnenswert, dass dieser aufstrebende markt sehr schnell wächst. gabriela pereira, halbleiterverpackungsanalystin bei der yole group, sagte: „wenn man den gesamten fan-out-verpackungsmarkt betrachtet, bleibt fowlp der mainstream-carrier-typ, während foplp in bezug auf den umsatz immer noch als nischenmarkt gilt, berichtete yole intelligence in fan-. out packaging 2023 „der bericht schätzt, dass die größe des foplp-marktes im jahr 2022 etwa 41 millionen us-dollar betragen wird und in den nächsten fünf jahren voraussichtlich eine signifikante durchschnittliche jährliche wachstumsrate von 32,5 % aufweisen und bis 2028 auf 221 millionen us-dollar anwachsen wird.“

tatsächlich wird die akzeptanz von foplp schneller wachsen als der gesamte fan-out-markt, wobei ihr marktanteil im verhältnis zu fowlp von 2 % im jahr 2022 auf 8 % im jahr 2028 steigen wird. dies bedeutet, dass foplp in den kommenden jahren voraussichtlich wachsen wird, da mehr panel-produktionslinien in betrieb genommen werden und höhere erträge zu einer besseren kosteneffizienz führen. "

die neueste gute nachricht ist, dass nvidia beabsichtigt, für die neuesten blackwell-chips fan-out-verpackungen auf panel-ebene (allgemein bekannt als foplp) zu verwenden. es gibt gerüchte, dass auch blackwell gb200 bald veröffentlicht werden könnte beginn des nächsten jahres (2025–2026) mit der nutzung von foplp anstelle des ursprünglichen zeitplans für 2026. darüber hinaus hat amd auch damit begonnen, relevante unternehmen zu kontaktieren, um den einsatz von foplp in zukünftigen ki-chips vorzubereiten.

dementsprechend beschleunigt eine gruppe taiwanesischer verpackungs- und testunternehmen die entwicklung von foplp.

unter taiwans halbleiterverpackungs- und testfabriken war licheng die erste fabrik, die in die einrichtung von foplp-massenproduktionslinien investierte. sie begann 2016 mit dem bau der weltweit ersten foplp-produktionslinie in der zhuke-fabrik nr. 3 und startete 2019 offiziell die massenproduktion. xie yongda, ceo von powercheng, sagte, dass powercheng der branche etwa zwei jahre voraus sei und sei optimistisch, dass in zukunft in der ki-generation mehr foplp-lösungen in heterogenen verpackungen zum einsatz kommen werden, die voraussichtlich im jahr 26 früchte tragen werden und 27 jahre.

innolux verwendet fabrikanlagen der 3,5-generation, die keinen wert für eine umrüstung haben. es handelt sich derzeit um die produktionslinie mit der größten panelgröße. innolux investiert seit 8 jahren in die forschung und entwicklung von foplp. das unternehmen erhielt nicht nur zuschüsse aus dem a+-projekt, sondern arbeitete auch mit dem industrial research institute zusammen. es wird erwartet, dass es im vierten jahr offiziell in die massenproduktion einsteigt quartal dieses jahres und wird im nächsten jahr einen umsatzbeitrag von 1 bis 2 prozentpunkten bringen.

laut einer umfrage der forschungsorganisation trendforce gibt es drei hauptmodelle für die einführung der foplp-verpackungstechnologie: erstens stellen verpackungs- und testhersteller die verpackungsmethoden für verbraucher-ics von der traditionellen verpackung auf foplp um. zweitens verpacken professionelle wafer-gießereien sowie verpackungs- und test-gießereien ki-gpus und konvertieren den 2,5d-packaging-modus von der wafer-ebene auf die panel-ebene. drittens zielen panel-hersteller auf anwendungen wie energiemanagement und verbraucher-ics ab.

und auch die großen hersteller bewegen sich sehr schnell. tsmc-vorsitzender wei zhejia erklärte kürzlich auf einer pressekonferenz zum ersten mal den fortschritt des foplp-layouts. tsmc hat ein forschungs- und entwicklungsteam und produktionslinien eingerichtet.es steckt noch in den kinderschuhen und er geht davon aus, dass die technologie in drei jahren ausgereift sein wird, wenn tsmc über möglichkeiten zur massenproduktion verfügen wird.

unmittelbar danach sagte wu tianyu, chief operating officer von ase investment holdings, dass ase seit mehr als fünf jahren an lösungen auf panelebene forscht, beginnend mit 300 mm × 300 mm und in zukunft auf 600 mm × 600 mm ausgeweitet.

außerhalb taiwans fördert auch der südkoreanische samsung-konzern die foplp-verpackungstechnologie intensiv.

bereits vor 8 jahren entwickelte samsung electro-mechanics die foplp-technologie für die galaxy watch und begann 2018 mit der massenproduktion. im jahr 2019 erwarb samsung electronics plp von samsung electro-mechanics für 785 milliarden won (ca. 581 millionen us-dollar). bisher verwenden galaxy watch 6-chips immer noch diese technologie und nutzen foplp in kombination mit package stacking (pop)-technologie, um cpu, pmic und dram in den chipsatz zu integrieren.

kyung-hyun kyung, ehemaliger leiter der halbleiterabteilung (ds) von samsung electronics, erläuterte auf der aktionärsversammlung des unternehmens im märz dieses jahres den bedarf an plp-technologie. „die größe von ai-chip-substraten beträgt normalerweise 600 mm x 600 mm oder 800 mm x 800 mm, was technologien wie plp erfordert“, sagte er und fügte hinzu: „samsung electronics entwickelt und arbeitet auch mit kunden zusammen.“

samsung bietet derzeit foplp für anwendungen an, die eine speicherintegration mit geringem stromverbrauch erfordern, wie z. b. mobile und tragbare geräte, und plant außerdem, seine 2,5d-gehäusetechnologie i-cube auf plp zu erweitern.

im vergleich zu tsmc und samsung scheint intel weniger begeistert von foplp zu sein, obwohl es auch über relevante technische reserven verfügt, hat es im foplp-bereich vorerst keine großen schritte unternommen.

erwähnenswert ist, dass tsmc aufgrund der vollen auftragslage begonnen hat, seine bestehenden verpackungsanlagen in großem umfang zu erweitern und sogar verpackungsanlagen zu hohen preisen von anderen unternehmen kauft, um den kundenbedürfnissen gerecht zu werden.

im august dieses jahres gab tsmc bekannt, dass es die innolux nanke 5,5-generation-panel-fabrik (nanke fourth factory) und nebenanlagen für etwa 528 millionen us-dollar gekauft hat. der abschluss der transaktion ist für november geplant. der ankündigung zufolge beträgt die baufläche der fabrik etwa mehr als 96.000 quadratmeter. es wird davon ausgegangen, dass die beiden parteien nicht nur über den kauf von nanke factory 4, sondern auch über den kauf zweier fabriken verhandeln die nächste transaktion könnte innolux nanke factory 5 sein.

in der von tsmc herausgegebenen ausrüstungskaufliste wurde die nummer von ap 8 aufgenommen, was bedeutet, dass nach dem bau von zwei verpackungsanlagen in ap 7 des chiayi-werks das alte innolux-nanke-werk die nächste fortschrittliche verpackungsbasis sein wird die pläne für das nächste jahr werden im ersten quartal beginnen, und je nach zeitplan kann die investition früher erfolgen als in das neue werk in chiayi, um die am meisten fehlenden cowos-produktionskapazitäten für das zweite nachfolgende werk zu unterstützen zusammenarbeit mit tsmc bei foplp.

unter den großen herstellern ist foplp zu einem schlachtfeld geworden, aber für ki-chips reicht diese verpackungstechnologie allein nicht aus.

glassubstrat-wettbewerb

warum benötigt foplp ein glassubstrat?

foplp zeichnet sich durch die verwendung größerer substrate aus, aber herkömmliche kunststoffsubstrate neigen zu verformungsproblemen, da ics immer größer werden. da viele verpackungshersteller beginnen, großformatige substrate zu verwenden, wird dieses problem immer deutlicher.

zusätzlich zur verformung nähern sich kunststoffsubstrate (substrate aus organischen materialien) ständig der grenze ihrer anpassungsfähigkeit, insbesondere ihrer rauen oberflächen, was sich negativ auf die inhärente leistung ultrafeiner schaltkreise auswirken kann. in solchen fällen dient glas als neues substratmaterial stieg in die halbleiterindustrie ein.

als neue lösung hat das glassubstrat eine glattere oberfläche als das kunststoffsubstrat und die anzahl der öffnungen im gleichen bereich ist viel höher als bei organischen materialien. es wird berichtet, dass der abstand zwischen den durchgangslöchern im glaskern weniger als 100 mikrometer betragen kann, was die verbindungsdichte zwischen chips direkt um das zehnfache erhöhen kann. eine erhöhte verbindungsdichte kann eine größere anzahl von transistoren aufnehmen, was komplexere designs und eine effizientere raumnutzung ermöglicht;

gleichzeitig weist das glassubstrat bessere thermische eigenschaften und physikalische stabilität auf, ist hitzebeständiger und neigt nicht zu verwerfungen oder verformungen aufgrund hoher temperaturen sein dielektrischer verlust ist geringer und ermöglicht eine klarere signal- und leistungsübertragung. im vergleich zu abf-kunststoff kann die dicke des glaskernsubstrats um etwa die hälfte reduziert werden.

doch glassubstrate sind nicht ohne nachteile. glasscheiben, die in der regel 100 µm oder weniger dick sind, neigen aufgrund des drucks während des transports, der handhabung und der herstellung zu rissen oder brüchen, sodass für die verwendung und handhabung dieses materials spezielle geräte und verfahren erforderlich sind.

ein erhebliches hindernis für glassubstrate ist außerdem das fehlen einheitlicher standards für größe, dicke und eigenschaften von glassubstraten. im gegensatz zu siliziumwafern, die präzisen globalen spezifikationen folgen, fehlen glassubstraten derzeit allgemein akzeptierte abmessungen und eigenschaften. standardisierte defekte verkomplizieren die probleme in halbleiterfabriken, in denen hersteller substrate ohne größere änderungen am prozess austauschen können. eng damit verbunden ist die frage der kompatibilität, nicht nur zwischen verschiedenen chargen von glassubstraten, sondern auch zwischen den substraten und den von ihnen getragenen halbleiterbauelementen. die elektrischen und thermischen eigenschaften des glases müssen mit den halbleiterbauelementen kompatibel sein leistung sind sorgfältig aufeinander abgestimmt.

die eigenschaften von glassubstraten veranlassen die industrie, sie zu nutzen, aber die technischen herausforderungen, die sie mit sich bringen, haben viele kleine und mittlere unternehmen abgeschreckt. nur wenige giganten sind bereit, als erste krabben zu essen.

bildquelle intel

im september 2023 kündigte intel die einführung eines der branchenweit ersten glassubstrate für fortschrittliche verpackungen der nächsten generation an, dessen markteinführung in der zweiten hälfte dieses jahrzehnts, zwischen 2026 und 2030, geplant ist.

„nach einem jahrzehnt der forschung hat intel branchenführende fortschrittliche verpackungsglassubstrate entwickelt“, sagte babak sabi, senior vice president und general manager für montage- und testentwicklung bei intel. „wir freuen uns darauf, diese spitzentechnologien auf den markt zu bringen.“ damit können wir schlüsselakteure und gießereikunden in den kommenden jahrzehnten davon profitieren.“

es wird davon ausgegangen, dass intel vor 10 jahren 1 milliarde us-dollar in eine fabrik in arizona, usa, investiert hat, um eine forschungs- und entwicklungslinie für glassubstrate und eine lieferkette aufzubauen. intel kann auf eine lange geschichte in der förderung der nächsten generation von verpackungen zurückblicken und ist in der branche führend bei keramik in den 1990er jahren erfolgte der wandel von verpackungen zu organischen verpackungen, die übernahme der führung bei der umsetzung von halogen- und bleifreien verpackungen und die erfindung fortschrittlicher eingebetteter chip-verpackungstechnologie.

samsung trat bald in die fußstapfen von intel und schloss sich der konkurrenz an. auf der ces 2024 im januar 2024 schlug samsung electronics vor, in diesem jahr eine produktionslinie für glassubstrat-testprodukte einzurichten, mit dem ziel, im jahr 2025 testprodukte herzustellen und im jahr 2026 die massenproduktion zu erreichen.

im märz dieses jahres begann samsung electronics mit der gemeinsamen entwicklung von glassubstraten mit großen elektronikunternehmen wie samsung electro-mechanics und samsung display. samsung electro-mechanics wird voraussichtlich seine proprietäre technologie bei der kombination von halbleitern und substraten einbringen, während samsung display dies tun wird tragen sie glashandwerk bei. es versteht sich, dass dies das erste mal ist, dass samsung electronics gemeinsam mit unternehmen für elektronische komponenten wie samsung electro-mechanics und samsung display forschungen zu glassubstraten durchführt.

natürlich sind samsung und intel nicht die einzigen unternehmen, die an substrattechnologie der nächsten generation arbeiten.der japanische hersteller ibiden hat sich ebenfalls der glasbasierten design- und forschungs- und entwicklungsarbeit angeschlossen. skc, eine tochtergesellschaft der sk group, hat eine tochtergesellschaft, absolux, gegründet, um neue kapazitäten für die massenproduktion zu entwickeln außerdem hieß es, glas werde in zukunft das hauptmaterial für halbleiterverpackungssubstrate sein und das unternehmen erwäge die entwicklung von glassubstraten.

abgesehen von diesen herstellern verdient tsmc zweifellos die meiste aufmerksamkeit.

obwohl tsmc die technologie der glassubstrate bisher nicht erwähnt hat, angesichts der anhäufung des unternehmens im verpackungsbereich,es ist wahrscheinlich, dass es bereits über entsprechende technische reserven verfügt,medienberichten zufolge gibt es in der branche gerüchte, dass tsmc die forschung und entwicklung von glassubstraten wieder aufgenommen hat, um nvidias künftigen bedarf an foplp zu decken.

darüber hinaus haben taiwans halbleiterausrüstungshersteller im vorfeld vereinbarungen getroffen, die seit vielen jahren mit intel zusammenarbeiten, relevante lieferketten initiiert und zusammengestellt, um die e-core-systemallianz von glassubstratlieferanten zu gründen, mit der absicht, aufträge zu gewinnen von intel und tsmc.

für die verpackungsindustrie sind foplp und glassubstrat wie zwei seiten eines körpers. wenn sie foplp in großem maßstab anwenden möchten, benötigen sie ein größeres verpackungssubstrat, und größere verpackungssubstrate können das glassubstrat nicht umgehen nachfrage nach foplp hält an wenn der preis steigt, wird sich die massenproduktion von glassubstraten weiter beschleunigen.

vom wafer bis zum panel

tatsächlich fand foplp als abgeleitete technologie in der anfangsphase keine große beachtung. einerseits sind die anwendungsprodukte begrenzt. andererseits stellt diese technologie nicht nur die verpackungsfähigkeiten der hersteller auf die probe. aber auch die prozessfähigkeiten: schauen sie, foplp kann als eine technologie für die fowlp- und leiterplattenverarbeitung angesehen werden, die häufig die zusammenarbeit von herstellern aus zwei verschiedenen branchen erfordert, um die gewünschten ergebnisse zu erzielen.

dies ist auch der grund, warum intel und samsung in diesem bereich die schnellsten fortschritte erzielen können.ersteres ist seit vielen jahren führend in der us-amerikanischen halbleiterindustrie und kontrolliert den großteil der us-amerikanischen halbleiterlieferkette, während letzteres eine riesige gruppe für sich darstellt, die in alle aspekte der halbleiterproduktion und -fertigung involviert ist und probleme schneller lösen kann .

und sie haben zweifellos mehr druck auf das verpackungsgeschäft von tsmc ausgeübt, da foplp- und glassubstrate allmählich ausgereift sind und es aus technischen gründen schwierig ist, zu garantieren, dass hersteller wie nvidia und amd zu anderen verpackungsherstellern wechseln.

darüber hinaus sehen wir durch den aufstieg von foplp- und glassubstraten mehr möglichkeiten für das panel-level-packaging. da beide technologien ähnliche panelgrößen verwenden, ergänzen sie sich hinsichtlich der erhöhung der chipdichte, der kostensenkung und der verbesserung der fertigungseffizienz es ist sehr wahrscheinlich, dass sich die zukünftige verpackungsindustrie in dieser dimension entwickeln wird.

wer kann die meisten dividenden einstreichen, nachdem sie die landschaft der fortschrittlichen verpackungen neu definiert haben?