소식

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

8월 6일 뉴스에 따르면, 최근 열린 인텔 실적 컨퍼런스 콜에서 인텔 CEO 팻 겔싱어(Pat Gelsinger)는 세계 두 번째 High NA(고개구수) EUV 리소그래피 장비가 곧 미국 레곤주 오스트리아 팹에 입주할 것이라고 밝혔습니다. .

ASML은 또한 2분기 재무 보고 회의에서 회사가 두 번째 High NA EUV 리소그래피 기계를 고객에게 배송하기 시작했다고 밝혔지만 어떤 고객인지는 밝히지 않았습니다. 이제 이 고객은 인텔입니다.

데이터에 따르면 ASML의 1세대 High NA EUV(EXE:5000)는 해상도가 8nm로 기존 EUV 리소그래피 장비보다 1.7배 작은 물리적 특징을 달성할 수 있으며 단일 노출에서 트랜지스터 밀도를 2.9배 높일 수 있습니다. 칩 제조업체가 제조 프로세스를 간소화할 수 있도록 지원합니다. 또한 EXE:5000은 시간당 185개 이상의 웨이퍼를 에칭할 수 있는데, 이는 이미 대량 제조에 사용되는 NXE 시스템보다 늘어난 수치입니다. ASML은 또한 2025년까지 2세대 High NA EUV 리소그래피 기계의 생산 능력을 시간당 220개의 웨이퍼로 늘리는 로드맵을 개발하여 High NA EUV 리소그래피 기계를 칩 공장에 통합하는 것이 칩 제조업체에 큰 이점이 되도록 보장합니다. 경제적으로 중요합니다. 이전 보고서에 따르면 High NA EUV의 가격은 대당 3억 5천만 유로에 달합니다.

우리 모두 알고 있듯이 인텔은 193nm 침지 리소그래피에서 EUV까지 리소그래피 기술 개발을 촉진하기 위해 수십 년 동안 ASML과 협력해 왔지만 비용 고려 사항으로 인해 인텔은 10nm 공정(TSMC 6nm와 동일)에서는 이 기술을 사용하지 않기로 결정했습니다. 대신 Intel은 쿼드 패터닝을 위해 표준 DUV(심자외선) 리소그래피 기계를 사용하기로 결정했습니다. 이 기계는 EUV를 사용한 단일 노출이 아닌 단일 칩 레이어의 4번의 DUV 노출이 필요합니다. 그 결과, 인텔은 10nm 공정이 5년 지연되는 수율 문제에 직면했습니다. 이로 인해 EUV 리소그래피 장비를 최초로 사용한 TSMC 및 삼성과 같은 제조업체가 Intel을 계속해서 앞지르게 되었습니다.

이에 인텔 CEO 키신저가 'IDM 2.0' 전략을 제안한 이후 인텔은 빠르게 첨단 공정 기술 개선에 다시 집중해 2025년 인텔 18A로 TSMC의 우위를 점하기를 희망하며 4년 안에 5개 공정 노드 계획을 제안했다. 2nm 공정. 동시에 Intel은 High NA EUV 리소그래피 장비 채택에 앞장서 TSMC와 같은 경쟁사에 대한 지속적인 리더십을 확보하기를 희망합니다. 궁극적으로 인텔의 파운드리 사업은 2030년까지 손익분기점 영업이익률을 달성해 세계 2위의 웨이퍼 파운드리로 성장하게 된다.

이를 위해 인텔은 2023년 12월 세계 최초의 High NA EUV 노광기를 확보하는 데 앞장서고 이를 인텔 오리건 웨이퍼 팹에 설치하기 시작했다. High NA EUV 리소그래피 시스템의 크기는 이층 버스와 맞먹고, 무게는 최대 150톤으로 Airbus A320 여객기 2대에 해당합니다. 전체 시스템을 배송하고 설치하려면 43개의 화물 컨테이너에 250개의 화물 상자가 필요합니다. 시스템 설치를 완료하려면 250명의 엔지니어링 인력과 6개월이 소요될 것으로 추산되는데, 이는 비용이 많이 들 뿐만 아니라 시간도 많이 소요됩니다.

올해 4월 18일, 인텔은 오레곤주 힐스보로에 있는 R&D 기지에서 첨단 반도체 제조 분야에서 중요한 이정표를 달성했으며 업계 최초의 상용 High NA EUV 리소그래피 기계 조립을 완료했다고 공식 발표했습니다.

인텔의 계획에 따르면 High NA EUV 노광기는 우선 인텔 18A 관련 테스트에 활용돼 관련 경험을 쌓고, 최종적으로 인텔 14A 양산에 활용될 예정이다.

이전 보고서에 따르면 ASML은 TSMC, 삼성, Intel, Micron 및 SK Hynix를 포함한 고객을 통해 12개 이상의 High NA EUV 리소그래피 기계에 대한 주문을 받았습니다. ASML CEO Christophe Fouquet는 DRAM 칩 제조업체가 2025년 또는 2026년에 High NA EUV 장비를 사용하기 시작할 수 있다고 지적했습니다.

편집자: Core Intelligence - 루로니 소드