소식

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

IT하우스뉴스는 어제(15일) TSMC가 FOPLP(팬아웃 패널 레벨 패키징)를 위한 새로운 패키징 솔루션을 탐색하기 위해 전담팀을 구성하고 소규모 시험 생산 라인(미니라인)을 구축할 계획이라고 보도했다. , "원"을 "사각형"으로 대체하는 목표를 추진합니다.

TSMC는 2016년부터 아이폰7 시리즈 휴대폰 A10 칩에 사용되는 InFO(Integrated Fan-out Packaging)라는 FOWLP(팬아웃 웨이퍼 레벨 패키징) 기술 개발을 시작한 뒤 패키징 및 테스트 공장을 활발히 추진했다. 보다 저렴한 생산비용으로 고객 유치를 희망하는 FOWLP 솔루션입니다.

단지 이 단계에서 FOWLP 패키징 솔루션은 기술 측면에서 큰 진전을 이루지 못했고 단말기 애플리케이션 측면에서는 여전히 PMIC(전력 관리 IC)와 같은 성숙한 프로세스 제품에 남아 있습니다.

최신 소식은 TSMC가 이번에 전문 R&D 팀을 구성했다는 것입니다.첨단 패키징 기술을 웨이퍼 레벨에서 패널 레벨로 전환하기 위해 길이 515mm, 폭 510mm 크기의 직사각형 반도체 기판을 개발할 계획이다.

IT House는 소식통을 인용하여 TSMC가 개발한 FOPLP는 직사각형 InFO로 간주할 수 있으며 기술적으로는 TSMC의 3D 패브릭 플랫폼에 다른 기술을 추가로 통합하여 2.5를 개발할 수 있다고 보도했습니다. D/3D 및 기타 고급 패키징을 통해 고급 제품 응용 서비스를 제공합니다.

TSMC의 FOPLP는 직사각형의 CoWoS로 상상하면 된다. 현재 제품은 AI GPU 분야에 묶여 있고, 프로젝트가 순조롭게 진행된다면 이르면 2026~2027년에 공개될 예정이다.