notizia

한어Русский языкEnglishFrançaisIndonesianSanskrit日本語DeutschPortuguêsΕλληνικάespañolItalianoSuomalainenLatina

Il giornalista di Nandu News Zhao Weijia è venuto da Shanghai Nel pomeriggio del 27 luglio, il fondatore, presidente e CEO di NIO Li Bin ha annunciato al "NIO IN 2024 NIO Innovation and Technology Day" a Shanghai che il primo chip di guida intelligente da 5 nm al mondo, Shenji NX9031, è stato realizzato con successo.

Dalla progettazione alla produzione in serie di un chip, il tape-out è un collegamento molto critico. Un giornalista di Nandu ha appreso da un professionista del settore dei semiconduttori che il cosiddetto tape-out consiste nel produrre chip attraverso una serie di fasi del processo come una catena di montaggio, ed è nella fase intermedia tra la progettazione del chip e la produzione di massa del chip un anello chiave nella produzione di chip. "Ma la chiave è se la produzione di massa potrà essere raggiunta in futuro. Per questo chip a livello di 5 nm, il successo del tape-out è solo il primo passo di un lungo viaggio."

Li Bin mostra i parametri di NIO Shenji NX9031.Foto del giornalista Nandu Zhao Weijia

Li Bin ha dimostrato le prestazioni di NIO Shenji NX9031 sul posto. In condizioni di scarsa illuminazione, dotato di una fotocamera di guida intelligente da 8 megapixel con le stesse specifiche, sono state scattate due foto dal vivo utilizzando Shenji NX9031 e il chip di guida intelligente di punta del settore. Si può vedere che le prestazioni di Shenji sono ancora migliori in un ambiente di luce scura. Li Bin ha sottolineato che ciò ha una grande importanza per la guida intelligente.

Confronto delle prestazioni in ambienti con scarsa illuminazione.Foto fornita dall'organizzatore

Essendo il primo chip di guida intelligente di fascia alta del settore prodotto utilizzando un processo di livello automobilistico a 5 nm, il chip NX9031 di NIO e il software sottostante sono stati progettati in modo indipendente. Secondo i rapporti, Shenji NX9031 ha più di 50 miliardi di transistor. In termini di capacità complete ed efficienza di esecuzione, un chip sviluppato internamente può raggiungere le prestazioni di quattro chip di punta del settore. Le prestazioni effettive specifiche verranno annunciate in seguito.